JPH0528410B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、プログラムに従つてデータ処理を
実行するデータ処理に関し、特に高速データ処理
が可能なデータ処理装置に関する。

（従来の技術） 例えば、高速データ処理を実行しようとする中
央処理装置（CPU）においては、プログラムサ
イズを小さくしてプログラムの設計を容易にする
ため、プログラムのモジユール化や、階層化が行
われている。プログラムを階層化しモジユール化
した場合には、上位モジユールとなるメインルー
チン、および下位モジユールとなるサブルーチン
の両方において、より多くの内部レジスタの格納
領域が使用可能であることが望ましいので、上位
モジユールから下位モジユールに制御が移される
時に、上位モジユールで使用していた内部レジス
タの格納領域の内容は外部メモリのスタツク領域
にセーブされるようになつている。そして、下位
モジユールでのデータ処理が行われて、その演算
処理結果が外部メモリに記憶された後に、スタツ
ク領域に保存しておいた上記上位モジユールのデ
ータが内部レジスタの格納領域に復帰されるよう
になつている。

このように、下位モジユールで得られた演算処
理結果を一旦外部メモリに記憶しなければならな
いのは、下位モジユールでの演算処理結果をその
まま内部レジスタに保存しておくと、復帰命令を
実行した際にその内容が消されてしまうからであ
る。

このため、上位モジユールでは、外部メモリに
記憶されている下位モジユールにおける演算処理
結果を再び内部レジスタに読込んで処理を続ける
必要があり、高速データ処理の妨げの原因となつ
ていた。

（発明が解決しようとする問題点） この発明は、上記のような点に鑑みなされたも
ので、従来では下位モジユールで得られた演算処
理結果を一旦メモリに記憶しなければならなかつ
た点を改善し、下位モジユールから上位モジユー
ルへのデータの引渡しを内部レジスタの格納領域
で行なえるようにして、データ処理を充分に高速
で実行することができるデータ処理装置を提供し
ようとするものである。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るデータ処理装置にあ
つては、下位モジユールで得られた演算処理結果
が書込まれている内部レジスタの特定の格納領域
には、スタツク領域から復帰されるデータが書き
込まれないようにデータの書込みを制御する書込
み制御手段を備えるようにしたものである。

（作用） 上記のような書込み制御手段を備えたデータ処
理装置にあつては、内部レジスタへの書き込みを
制御する第１命令が実行されると、内部レジスタ
のそれぞれの記憶領域は１度の書き込みを許され
るようになる。すなわち、下位モジユールの演算
処理結果を保存するレジスタについてはその第１
命令実行後に書き込み動作が行なわれる。そし
て、そのレジスタについては、スタツクから上位
モジユールのデータが復帰されて、第２命令が実
行されるまでの期間、書き込み禁止状態となる。
スタツクからのデータ復帰に際しては、データ復
帰対象のレジスタに書き込み信号が供給される
が、下位モジユールの演算処理結果を保存してい
るレジスタについては書き込みが禁止される。第
２命令が実行されると書き込み禁止状態が解除さ
れ、通常の動作モードに戻る。一般に、スタツク
からの復帰は、全てのデータについて必ず行なわ
なければならないというものではなく、必要なデ
ータがスタツクから復帰されれば後の処理に支障
は来さない。例えば、簡単のために、下位モジユ
ールが印刷のための処理を行なう場合を想定す
る。この時、上位モジユールは、印刷すべき文字
列がセツトしてある領域の先頭アドレスや文字の
数を下位モジユールに渡す。下位モジユールは、
印刷動作を行ない、その結果を示すステータスを
上位モジユールに戻す。この場合、上位モジユー
ルから渡されたアドレス情報を保持するレジスタ
などは上位側で必要なければ、その同じレジスタ
に下位モジユールの結果情報をセツトすることが
できる。このとき、そのレジスタは１度だけ書き
込み禁止状態となるので、スタツクからポツプさ
れたアドレス情報はそのレジスタに復帰されず、
下位モジユールの結果情報は破壊されることな
く、上位モジユールに渡される。また、下位モジ
ユールの結果情報をどのレジスタにセツトするか
等は、プログラム作成時に決定することができる
ものである。このため、上位モジユールから下位
モジユールへの移行時および復帰時にレジスタの
内容を個々に選択的にスタツクに退避および復旧
するといつた複雑な制御をしなくても、結果的に
上位モジユールが必要なデータは復帰され、しか
も下位モジユールの結果をレジスタを介してその
上位モジユールに渡すことができる。

（実施例） 以下図面を参照してこの発明の実施例を説明す
る。第１図はこの発明の一実施例に係るデータ処
理装置１０の構成を概略的に示すもので、このデ
ータ処理装置１０には、特定の命令に従つて、複
数の格納領域を有する内部レジスタ１１へのデー
タの書込みを制御する書込み制御回路部１２が設
けられている。このようなデータ処理装置１０で
データを高速処理する場合には、内部レジスタ１
１にデータを保存した状態で、論理演算ユニツト
（ALU）１３がそのデータの演算処理を実行する
ことが有利である。

なぜならば、このように内部レジスタ１１を使
用すれば、メモリアドレスレジスタ１４にアドレ
スをセツトして、そのアドレスに対応する記憶位
置に記憶されているデータをデータレジスタ１５
を介して外部メモリ５０から入力して演算処理す
るよりも、そのデータ処理時間を短くすることが
できるからである。

プログラムの上位モジユールから下位モジユー
ルを呼び出して処理を行なわせる時には、上位モ
ジユールで使用している内部レジスタ１１の格納
領域の内容が破壊されないように、下位モジユー
ルの入口で内部レジスタ１１の内容が外部メモリ
５０のスタツク領域にセーブされ、下位モジユー
ルの出口でその内容が復帰されるようにしてい
る。通常の16ビツトCPUでは、内部レジスタ１
１の複数の格納領域の内容を一命令でスタツク領
域に保存したり、取出したりすることが可能であ
る。

第１図のデータ処理装置１０にあつては、特定
の命令すなわち“凍結”命令を実行すると、１度
内部レジスタの格納領域への書込みが行われると
その後は、書込みアクセスが実行されても内部レ
ジスタ１１内の先に書込みが行われた特定の格納
領域の内容は変更されないようになつている。す
なわち、書込み制御回路部１２は、下位モジユー
ルにおけるデータ処理終了時にその演算処理結果
が書込まれる内部レジスタ１１の特定の格納領域
を記憶し、この特定の格納領域に対しては、スタ
ツク領域からのデータの復帰を禁止するようにし
ている。

第２図は、第１図に示した内部レジスタ１１お
よび書込み制御回路部１２の構成を示すもので、
この図には内部レジスタ１１内の複数の格納領域
のうちの２つの格納領域１１ａ，１１ｂに対応す
る部分だけが示されている。

上記書込み制御回路部１２に設けられた凍結保
存用フリツプフロツプ２１のクリア入力CLRに
は、上記命令デコーダ１８から出力される“凍
結”命令の解読信号が供給され、またそのプリセ
ツト入力PSには同じく命令デコーダ１８からの
“凍結”命令解除のための制御信号が供給される
ようになつている。この凍結保存用フリツプフロ
ツプ２１の出力は、Ｄフリツプフロツプ２２ａ，
２２ｂのデータ入力Ｄに供給されており、これら
のＤフリツプフロツプ２２ａ，２２ｂのＱ出力
は、それぞれ３入力ナンドゲート２３ａ，２３ｂ
の入力の１つに供給されている。

ナンドゲート２３ａの他の２つの入力には、書
込み信号線２４とレジスタ選択信号線２５ａが接
続されており、ナンドゲート２３ｂの他の２つの
入力には、書込み信号線２４とレジスタ選択信号
線２５ｂがそれぞれ接続されている。これらのナ
ンドゲート２３ａおよび２３ｂからの出力信号
は、それぞれ上記Ｄフリツプフロツプ２２ａおよ
び２３ｂのクロツク入力Ｃに供給されると共に、
内部レジスタ１１の各格納領域１１ａ，１１ｂの
書込み制御信号となつている。

ここで、上記信号線２４には、例えば命令デコ
ーダ１８からの書込み命令が供給され、また信号
線２５ａ，２５ｂには演算処理経過に対応して、
格納領域を選択指定する信号が供給されている。

すなわち、下位モジユールでのデータ処理が終
了される直前に“凍結”命令が出されるもので、
この“凍結”命令は命令レジスタ１７に取込ま
れ、そして命令デコーダ１８によつて解読されて
その解読信号が凍結保存用フリツプフロツプ２１
に供給される。この結果、凍結保存用フリツプフ
ロツプ２１の内容はクリアされその出力信号は
「０」となる。

この“凍結”命令が出された後に、格納領域１
１ａへの書込み動作を伴う命令が出されると、ま
ずレズシタ選択信号線２５ａのレベルが「１」と
なり、次に、転送元データバス上のデータが安定
した時に書込み信号線２４のレベルが「１」に変
化する。この時、Ｄフリツプフロツプ２２ａのＱ
出力は「１」となつているので、ナンドゲート２
３ａの出力からは、格納領域１１ａへの書込み信
号が発生する。そして、この書込み信号により、
格納領域１１ａには下位モジユールでの演算処理
結果が書込まれる。

またさらに、ナンドゲート２３ａの出力信号
は、Ｄフリツプフロツプ２２ａのクロツク信号に
もなつているので、書込み動作終了時に書込み信
号線２４のレベルが「０」となつた時、凍結保存
用フリツプフロツプ２１からの出力信号「０」が
Ｄフリツプフロツプ２２ａに取込まれるようにな
る。

この後、下位モジユールから上位モジユールに
制御を移すために、外部メモリ５０のスタツク領
域にセーブされていたデータを内部レジスタに復
帰させるための復帰命令を実行すると、レジスタ
選択信号線２５ａのレベルと書込み信号線２４の
レベルが共に「１」となるが、Ｄフリツプフロツ
プ２２ａのＱ出力は「０」であるため、ナンドゲ
ート２３ａの出力は「１」の状態のまま変化され
ない。したがつて、内部レジスタ１１ａへの書込
みは実行されず、下位モジユールでの演算処理結
果はそのまま保存される。

そして、復帰命令終了時に、“凍結”命令解除
のための制御信号が凍結保存用フリツプフロツプ
２１、Ｄフリツプフロツプ２２ａ，２２ｂの各プ
リセツト入力PSに供給されると、これらのフリ
ツプフロツプの内容が全て「１」に再び設定され
る。

したがつて、下位モジユールでのデータ処理終
了直前に“凍結”命令を実行すれば、外部メモリ
５０のスタツク領域から内部レジスタ１１の格納
領域への復帰命令を実行しても、必要な格納領域
内容に変化されなくなる。このため、任意の内部
レジスタ１１の格納領域を用いて下位モジユール
から上位モジユールへデータを渡すことができる
ようになり、データ処理の高速化が実現可能とな
る。

以上説明したようなデータ処理装置の制御プロ
グラムには、例えば、レジスタの指示が可能なＣ
言語によるプログム開発が適している。またもち
ろん、アセンブラ言語によるプログラム開発も可
能である。

［発明の効果］ 以上のようにこの発明によれば、下位モジユー
ルで得られた演算処理結果を外部メモリに記憶す
る必要がなくなるので、必要なデータを内部レジ
スタの格納領域を用いて下位モジユールから上位
モジユールへ渡すことができるようになり、デー
タ処理の高速化が実現されるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ処理
装置を示すブロツク構成図、第２図は上記データ
処理装置に設けられた内部レジスタおよび書込み
制御回路部の一部を詳細に示す図である。 １０……データ処理装置、１１……内部レジス
タ、１２……書込み制御回路部、１３……論理演
算ユニツト、１４……メモリアドレスレジスタ、
１５……データレジスタ、１６……プログラムカ
ウンタ、１７……命令レジスタ、１８……命令デ
コーダ、５０……外部メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の格納領域が設定される内部レジスタを
   備え、上位モジユールと下位モジユールとに階層
   化されモジユール化されたプログラムに従つてデ
   ータ処理を行なうデータ処理装置において、 上位モジユールから下位モジユールに制御が移
   される際に、上記内部レジスタの格納領域に記憶
   されていた上位モジユールのデータを所定のスタ
   ツク領域にセーブするデータ退避手段と、 第１命令実行後に上記内部レジスタそれぞれの
   格納領域に対して１度の書き込みを許可し、第１
   命令実行後に書き込みが行なわれた格納領域に対
   しては第２命令が実行されるまで書き込みを禁止
   する書き込み制御手段と、 下位モジユールのデータ処理を終了する際に、
   前記第１命令を実行すると共に、その下位モジユ
   ールで得られた演算処理結果を上記内部レジスタ
   の所定の格納領域に書き込む手段と、 下位モジユールから上位モジユールに制御が移
   される際に、上記内部レジスタ内ののデータ復帰
   対象の格納領域に書き込み信号を供給する事によ
   つて、上記スタツク領域から上記内部レジスタへ
   データを復帰するデータ復帰手段と、 このデータ復帰処理の時に実行される前記第２
   命令に応答して、前記書き込み制御手段によつて
   設定された書き込み禁止状態を解除する手段とを
   具備し、 下位モジユールで得られた演算処理結果を上記
   内部レジスタの格納領域を用いて上位モジユール
   に引き渡せるようにしたことを特徴とするデータ
   処理装置。