JPH03188530A - プログラム先取り装置 - Google Patents
プログラム先取り装置Info
- Publication number
- JPH03188530A JPH03188530A JP1327890A JP32789089A JPH03188530A JP H03188530 A JPH03188530 A JP H03188530A JP 1327890 A JP1327890 A JP 1327890A JP 32789089 A JP32789089 A JP 32789089A JP H03188530 A JPH03188530 A JP H03188530A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- execution
- task
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプロセッサ−等を用いて制御するシ
ステムにおいて、２つ以上のタスク（仕事）を１つのマ
イクロプロセッサ−等で時分割実行を行う場合、実行効
率、速度を高めるための命令プログラム先取り装置に関
するものである。
ステムにおいて、２つ以上のタスク（仕事）を１つのマ
イクロプロセッサ−等で時分割実行を行う場合、実行効
率、速度を高めるための命令プログラム先取り装置に関
するものである。
従来の技術
マイクロプロセッサ−等を利用してタスクを実行する場
合、１つのマイクロプロセッサ−等に対して、プログラ
ムカウンタ、スタックポインタ。
合、１つのマイクロプロセッサ−等に対して、プログラ
ムカウンタ、スタックポインタ。
汎用レジスタ等からなる１組のレジスタファイルを準備
し、そのプログラムカウンタの示すアドレスノ命令プロ
グラムを、プログラム格納領域から読み出し、命令を実
行していた。この場合、現在実行している命令が全て終
了した時点で、次の命令のプログラムデータを読み出す
ため、時間的にロスが多かりた。そこで命令実行中に次
の命令プログラムデータを読み出す制御、つまり命令プ
ログラムの先取りを行うことによりマイクロプロセッサ
−等の実行効率をあげているものが多い。
し、そのプログラムカウンタの示すアドレスノ命令プロ
グラムを、プログラム格納領域から読み出し、命令を実
行していた。この場合、現在実行している命令が全て終
了した時点で、次の命令のプログラムデータを読み出す
ため、時間的にロスが多かりた。そこで命令実行中に次
の命令プログラムデータを読み出す制御、つまり命令プ
ログラムの先取りを行うことによりマイクロプロセッサ
−等の実行効率をあげているものが多い。
この場合、プログラム実行状態を局所的にみれば、１つ
のタスクしか実行していないため、通常命令プログラム
は順番に並んでいるため、容易に次の命令プログラムデ
ータを先取りすることができる。しかし、最近の制御シ
ステムでは、プログラム実行状態を局所的にみても複数
タスクを同時実行させることにより制御しなければなら
ないものもでてきている。そこで、２つのタスクまでは
完全に時分割並行実行可能なマイクロプロセッサ−も出
現している。このマイクロプロセッサ−は、２つのレジ
スタファイルを持ち、プログラムからの命令に従ってマ
ルチプレクサを切り換えることにより、レジスタファイ
ルを切り換え、２つのタスクの時分割並行実行を実現し
ている。このようにすれば１つのタスクに対して１つの
レジスタファイルが準備されているから、タスク切り換
えは高速に行える。この場合プログラムの実行状態とし
ては、１命令毎にタスクを切り換えて２つのタスクをみ
かけ上向時並行処理に近い形で実行している場合が多い
。プログラムの実行効率をあげるために命令先取りを行
う場合、各タスクに対して命令先取り装置を持たす必要
があり、この場合だと２系統の命令先取り装置を用いる
ことにより、他のタスク状態を認識せずに命令先取りが
でき、高速実行が可能となる。しかし並行して実行する
タスクが多くなると、命令先取り装置もそのタスク数分
実装する必要があり、回路規模が増大するという問題が
生じる。またこの場合命令先取り装置を１系統しか持た
ない場合には、現タスクの現命令実行時には、現タスク
の次命令が命令先取り装置に入っているが、実際に次に
実行する命令は次タスクの命令であるため、命令先取り
装置に入っているデータをすてて、新たに命令を読みに
行く必要があり、時間的にロスが出る。
のタスクしか実行していないため、通常命令プログラム
は順番に並んでいるため、容易に次の命令プログラムデ
ータを先取りすることができる。しかし、最近の制御シ
ステムでは、プログラム実行状態を局所的にみても複数
タスクを同時実行させることにより制御しなければなら
ないものもでてきている。そこで、２つのタスクまでは
完全に時分割並行実行可能なマイクロプロセッサ−も出
現している。このマイクロプロセッサ−は、２つのレジ
スタファイルを持ち、プログラムからの命令に従ってマ
ルチプレクサを切り換えることにより、レジスタファイ
ルを切り換え、２つのタスクの時分割並行実行を実現し
ている。このようにすれば１つのタスクに対して１つの
レジスタファイルが準備されているから、タスク切り換
えは高速に行える。この場合プログラムの実行状態とし
ては、１命令毎にタスクを切り換えて２つのタスクをみ
かけ上向時並行処理に近い形で実行している場合が多い
。プログラムの実行効率をあげるために命令先取りを行
う場合、各タスクに対して命令先取り装置を持たす必要
があり、この場合だと２系統の命令先取り装置を用いる
ことにより、他のタスク状態を認識せずに命令先取りが
でき、高速実行が可能となる。しかし並行して実行する
タスクが多くなると、命令先取り装置もそのタスク数分
実装する必要があり、回路規模が増大するという問題が
生じる。またこの場合命令先取り装置を１系統しか持た
ない場合には、現タスクの現命令実行時には、現タスク
の次命令が命令先取り装置に入っているが、実際に次に
実行する命令は次タスクの命令であるため、命令先取り
装置に入っているデータをすてて、新たに命令を読みに
行く必要があり、時間的にロスが出る。
このような問題点を解決するために、１つのマイクロプ
ロセッサ−等に対して複数のレジスタファイルを準備し
、マイクロプロセッサ−（プログラム）からの命令に従
ってマルチプレクサを切り換え、複数のレジスタファイ
ルを順次切り換えながら複数のタスクを時分割で並行実
行させるシステムでは、命令実行効率を上げるために、
命令先取り装置を２系統以上設け、次に実行するタスク
を認識する機能を設け、順次命令先取り装置とタスクの
関係を切り換えて効率良く命令を先取りする機能を持た
せる必要がある。
ロセッサ−等に対して複数のレジスタファイルを準備し
、マイクロプロセッサ−（プログラム）からの命令に従
ってマルチプレクサを切り換え、複数のレジスタファイ
ルを順次切り換えながら複数のタスクを時分割で並行実
行させるシステムでは、命令実行効率を上げるために、
命令先取り装置を２系統以上設け、次に実行するタスク
を認識する機能を設け、順次命令先取り装置とタスクの
関係を切り換えて効率良く命令を先取りする機能を持た
せる必要がある。
発明が解決しようとする課題
このように、従来複数のタスクを１つのマイクロプロセ
ッサ−で実行させる場合には、仮に命令先取り装置が１
系統あったとしても、タスクが切り換わるたびに命令先
取りデータが無効となり、再度命令先取りをする必要が
あった。また、命令実行効率を上げるために、全タスク
に対し各々１系統の命令先取り装置を設けると論理回路
規模が美大になり実現が苦しい。
ッサ−で実行させる場合には、仮に命令先取り装置が１
系統あったとしても、タスクが切り換わるたびに命令先
取りデータが無効となり、再度命令先取りをする必要が
あった。また、命令実行効率を上げるために、全タスク
に対し各々１系統の命令先取り装置を設けると論理回路
規模が美大になり実現が苦しい。
本発明は、命令先取り装置を２系統設け、複数のタスク
が切り換わる毎に、命令先取り装置を切り換えることに
より、次タスクが実行する命令を先に取り込むことを可
能とし、従来の問題を解決するものである。
が切り換わる毎に、命令先取り装置を切り換えることに
より、次タスクが実行する命令を先に取り込むことを可
能とし、従来の問題を解決するものである。
課題を解決するための手段
本発明は上述の問題点を解決するために、複数タスクの
時分割並行実行を制御する機能に、次命令の実行タスク
を事前に認識する機能を付加し、その情報を元にし、２
系統の命令プログラム先取り装置を順次切り換え、効率
のよい命令先取り動作を行うようにしたものである。
時分割並行実行を制御する機能に、次命令の実行タスク
を事前に認識する機能を付加し、その情報を元にし、２
系統の命令プログラム先取り装置を順次切り換え、効率
のよい命令先取り動作を行うようにしたものである。
作用
このようにすれば、複数タスクを複数レジスタファイル
を用いて、時分割並行実行制御を行う場合、命令プログ
ラムデータの読み出し待ちを極力抑えることができ、高
速、高効率実行が可能となり、また、並行実行するタス
クが複数になっても、タスクの実行状態を認識すること
により、命令プログラム先取り装置は２系統のみ実装す
ることで実現でき、回路規模の増大なしに効率良い制御
が可能となる。
を用いて、時分割並行実行制御を行う場合、命令プログ
ラムデータの読み出し待ちを極力抑えることができ、高
速、高効率実行が可能となり、また、並行実行するタス
クが複数になっても、タスクの実行状態を認識すること
により、命令プログラム先取り装置は２系統のみ実装す
ることで実現でき、回路規模の増大なしに効率良い制御
が可能となる。
実施例
本発明の一実施例を第１図に示すブロック図を用いて詳
しく述べる。例ではＮ個のレジスタファイル１ａ〜１ｎ
を持ち、Ｎ個の時分割並行実行を行うシステムを示す。
しく述べる。例ではＮ個のレジスタファイル１ａ〜１ｎ
を持ち、Ｎ個の時分割並行実行を行うシステムを示す。
レジスタファイルＡ−Ｎ（ｌａ〜ｉｎ）はマルチプレク
サＡ４ａにより１ａ〜１ｎのうち１つが選択され、パス
９に接続される。マルチプレクサＡ４ａは時分割並行実
行の制御の一部を行うタスク切り換え４１１１２により
実行タスクが使用すべきレジスタファイルを信号線１０
を通して制御する。バス９にはマイクロプロセッサ−の
処理に必要な機能回路例えば制御、演算処理機能等８が
接続され、従来のマイクロプロセッサ−制御が行われる
。命令プログラム先取り装置は、命令プログラム先取り
制御３．マルチプレクサＢ４ｂ、プリフェッチキ、ａ−
Ａ、Ｂ１１，５ｂ％データ分配回路１５により構成され
る。命令プログラム先取り制御３は、タスク切り換え制
御２から出力されるタスクの実行状態を逐次認識し、現
在実行タスクと、次に実行すべきタスクを判断し、制御
信号１１．１２．１３を作成する。制御の概略を述べる
。命令プログラム先取り制御３で作成された信号１３に
より、プログラム格納領域６から命令プログラムデータ
が読み出され、データ分配回路１５により、読み出され
た命令プログラムデータを、ブリフェッチキューＡ５ａ
か、ブリフェッチキューＢ５ｂのどちらに格納するか決
定する。マルチプレクサＢ４ｂは信号１２により、ブリ
フェッチキューＡ５ａとＢ５ｂのどちらのデータを命令
デコーダ等７に送り出すかを決定する。
サＡ４ａにより１ａ〜１ｎのうち１つが選択され、パス
９に接続される。マルチプレクサＡ４ａは時分割並行実
行の制御の一部を行うタスク切り換え４１１１２により
実行タスクが使用すべきレジスタファイルを信号線１０
を通して制御する。バス９にはマイクロプロセッサ−の
処理に必要な機能回路例えば制御、演算処理機能等８が
接続され、従来のマイクロプロセッサ−制御が行われる
。命令プログラム先取り装置は、命令プログラム先取り
制御３．マルチプレクサＢ４ｂ、プリフェッチキ、ａ−
Ａ、Ｂ１１，５ｂ％データ分配回路１５により構成され
る。命令プログラム先取り制御３は、タスク切り換え制
御２から出力されるタスクの実行状態を逐次認識し、現
在実行タスクと、次に実行すべきタスクを判断し、制御
信号１１．１２．１３を作成する。制御の概略を述べる
。命令プログラム先取り制御３で作成された信号１３に
より、プログラム格納領域６から命令プログラムデータ
が読み出され、データ分配回路１５により、読み出され
た命令プログラムデータを、ブリフェッチキューＡ５ａ
か、ブリフェッチキューＢ５ｂのどちらに格納するか決
定する。マルチプレクサＢ４ｂは信号１２により、ブリ
フェッチキューＡ５ａとＢ５ｂのどちらのデータを命令
デコーダ等７に送り出すかを決定する。
次にマルチタスク時分割並行実行時の動作を述べる。簡
単化のため、３タスクの実行を考える。
単化のため、３タスクの実行を考える。
使用するレジスタファイルはｌａ、ｌｂ、ｌｃとし、マ
ルチタスク実行は、１機械語命令毎にタスクを切り換え
るモードとする。つまり、レジスタファイル１ａに関す
る１命令を実行すると、次は、レジスタファイル１ｂに
関する１命令を実行し、次にレジスタファイルＩＣに関
する１命令を実行し、次にレジスタファイル１ａに関す
る命令をするという具合に順次レジスタファイルが自動
的に変わるモードで考える。現在、レジスタファイル１
ａに関する命令を行っていた場合を考える。このタスク
に対してブリフェッチキｘ−Ａ５ａが使用されていたと
する。通常のマイクロプロセッサ−では、ブリフェッチ
キューに空きがあれば、プログラム格納領域よりデータ
が読み出され、満たされるまでこの動作は続く。ブリフ
ェッチキューが満たされると、空になるまで、プログラ
ム格納領域からのデータ読み出し動作は止まっている。
ルチタスク実行は、１機械語命令毎にタスクを切り換え
るモードとする。つまり、レジスタファイル１ａに関す
る１命令を実行すると、次は、レジスタファイル１ｂに
関する１命令を実行し、次にレジスタファイルＩＣに関
する１命令を実行し、次にレジスタファイル１ａに関す
る命令をするという具合に順次レジスタファイルが自動
的に変わるモードで考える。現在、レジスタファイル１
ａに関する命令を行っていた場合を考える。このタスク
に対してブリフェッチキｘ−Ａ５ａが使用されていたと
する。通常のマイクロプロセッサ−では、ブリフェッチ
キューに空きがあれば、プログラム格納領域よりデータ
が読み出され、満たされるまでこの動作は続く。ブリフ
ェッチキューが満たされると、空になるまで、プログラ
ム格納領域からのデータ読み出し動作は止まっている。
本発明では、このタイミング、データ読み出し動作が止
まっているときに、次タスクの実行を前もって解析し、
この場合であると、レジスタファイル１ｂに関する命令
のデータを、プログラム格納領域６より読み出し、デー
タ分配回路１５を切り換え、ブリフェッチキ、−Ｂ ５
ｂにそのデータを取り込んでおく。このとき、レジス
タファイル１ａに関する命令実行時に、ブリフェッチキ
ューが満たされなかった場合にはこの動作は発生しない
。レジスタファイル１ａに関する命令が終了すると、レ
ジスタファイルが１ａから１ｂに切り換わり、ブリフェ
ッチキューもＡ５ａからＢ５ｂに切り換わる。このとき
ブリフェッチキューＢ５ｂには、命令プログラムデータ
が入っている可能性があるため、命令データ読み出し待
ちなしに命令実行が可能となる。また、この命令実行中
に、ブリフェッチキａ−Ｂ ５ ｂが満たされれば、以
前と同様に、レジスタファイルＩＣに関する命令のデー
タを前もって読み出し、現在使用していない方のブリフ
ェッチキューＡ５ａに格納しておき、タスク切り換え時
のロスをなくす。レジスタファイルＩＣに関する命令を
ブリフェッチキューＡ５ａを使用して実行しているとき
に、ブリフェッチキューが満たされれば、次に実行する
レジスタファイル１ａに関する命令データを前もって読
み出し、ブリフェッチキ、−Ｂ ５ ｂに格納する。こ
のように、ブリフェッチキューを２系統設け、これをダ
イナミックに変更することにより、少ない回路規模で効
率の良い命令プログラムの実行を行うことができる。
まっているときに、次タスクの実行を前もって解析し、
この場合であると、レジスタファイル１ｂに関する命令
のデータを、プログラム格納領域６より読み出し、デー
タ分配回路１５を切り換え、ブリフェッチキ、−Ｂ ５
ｂにそのデータを取り込んでおく。このとき、レジス
タファイル１ａに関する命令実行時に、ブリフェッチキ
ューが満たされなかった場合にはこの動作は発生しない
。レジスタファイル１ａに関する命令が終了すると、レ
ジスタファイルが１ａから１ｂに切り換わり、ブリフェ
ッチキューもＡ５ａからＢ５ｂに切り換わる。このとき
ブリフェッチキューＢ５ｂには、命令プログラムデータ
が入っている可能性があるため、命令データ読み出し待
ちなしに命令実行が可能となる。また、この命令実行中
に、ブリフェッチキａ−Ｂ ５ ｂが満たされれば、以
前と同様に、レジスタファイルＩＣに関する命令のデー
タを前もって読み出し、現在使用していない方のブリフ
ェッチキューＡ５ａに格納しておき、タスク切り換え時
のロスをなくす。レジスタファイルＩＣに関する命令を
ブリフェッチキューＡ５ａを使用して実行しているとき
に、ブリフェッチキューが満たされれば、次に実行する
レジスタファイル１ａに関する命令データを前もって読
み出し、ブリフェッチキ、−Ｂ ５ ｂに格納する。こ
のように、ブリフェッチキューを２系統設け、これをダ
イナミックに変更することにより、少ない回路規模で効
率の良い命令プログラムの実行を行うことができる。
発明の詳細
な説明したように、本発明によれば、簡単で少ない制御
回路規模で、複数タスクの時分割並行実行を高効率で行
うことができ、いままで、マイコン等で制御できなかっ
た高速マルチタスク実行による制御の実現が可能となる
。
回路規模で、複数タスクの時分割並行実行を高効率で行
うことができ、いままで、マイコン等で制御できなかっ
た高速マルチタスク実行による制御の実現が可能となる
。
図は本発明のプログラム先取り装置の一実施例を示すブ
ロック図である。 １ａ〜ｌｎ・・・・・・レジスタファイルＡ−Ｎ、２・
・・・・・タスク切り換え制御、３・・・・・・命令プ
ログラム先取り制御ｓ ４ａ、４ｂ・・・・・・マルチ
プレクサＡ。 Ｂ、５ａ、５ｂ・・・・・・ブリフエツチキ、−Ａ、Ｂ
、６・・・・・・プログラム格納領域、７・・・・・・
命令デコーダ等、８・・・・・・制御、演算処理機能等
、９・・・・・・ノ（ス（システムパス）、１０．１１
．１２．１３．１４・・・・・・制御信号線、１５・・
・・・・データ分配回路。
ロック図である。 １ａ〜ｌｎ・・・・・・レジスタファイルＡ−Ｎ、２・
・・・・・タスク切り換え制御、３・・・・・・命令プ
ログラム先取り制御ｓ ４ａ、４ｂ・・・・・・マルチ
プレクサＡ。 Ｂ、５ａ、５ｂ・・・・・・ブリフエツチキ、−Ａ、Ｂ
、６・・・・・・プログラム格納領域、７・・・・・・
命令デコーダ等、８・・・・・・制御、演算処理機能等
、９・・・・・・ノ（ス（システムパス）、１０．１１
．１２．１３．１４・・・・・・制御信号線、１５・・
・・・・データ分配回路。
Claims (1)
- １つのマイクロプロセッサー等で、複数のレジスタファ
イル（プログラムカウンタ、スタックポインタ、汎用レ
ジスタ等）を有し、ハードウェアにより時分割マルチタ
スクの並行実行を行う装置において、命令プログラムデ
ータの先取りを、複数タスクの実行状態を認識して行う
ことを特徴とするプログラム先取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327890A JP2591200B2 (ja) | 1989-12-18 | 1989-12-18 | プログラム先取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327890A JP2591200B2 (ja) | 1989-12-18 | 1989-12-18 | プログラム先取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03188530A true JPH03188530A (ja) | 1991-08-16 |
| JP2591200B2 JP2591200B2 (ja) | 1997-03-19 |
Family
ID=18204127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327890A Expired - Lifetime JP2591200B2 (ja) | 1989-12-18 | 1989-12-18 | プログラム先取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591200B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224923A (ja) * | 1991-11-22 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | ハイブリッドパイプライン接続プロセッサおよびその処理方法 |
| JPH06124205A (ja) * | 1992-10-12 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 命令プリフェッチ装置 |
| US8195922B2 (en) | 2005-03-18 | 2012-06-05 | Marvell World Trade, Ltd. | System for dynamically allocating processing time to multiple threads |
| KR101696751B1 (ko) * | 2015-12-17 | 2017-01-16 | 동아대학교 산학협력단 | 다기능 안전모 및 이를 이용한 작업 안전시스템 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250438A (ja) * | 1984-05-25 | 1985-12-11 | Nec Corp | 情報処理装置 |
-
1989
- 1989-12-18 JP JP1327890A patent/JP2591200B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250438A (ja) * | 1984-05-25 | 1985-12-11 | Nec Corp | 情報処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224923A (ja) * | 1991-11-22 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | ハイブリッドパイプライン接続プロセッサおよびその処理方法 |
| JPH06124205A (ja) * | 1992-10-12 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 命令プリフェッチ装置 |
| US8195922B2 (en) | 2005-03-18 | 2012-06-05 | Marvell World Trade, Ltd. | System for dynamically allocating processing time to multiple threads |
| US8468324B2 (en) | 2005-03-18 | 2013-06-18 | Marvell World Trade Ltd. | Dual thread processor |
| KR101696751B1 (ko) * | 2015-12-17 | 2017-01-16 | 동아대학교 산학협력단 | 다기능 안전모 및 이를 이용한 작업 안전시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591200B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128728A (en) | Virtual shadow registers and virtual register windows | |
| US5218712A (en) | Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption | |
| RU2263949C2 (ru) | Перезапускаемые транслированные команды | |
| KR100635519B1 (ko) | 태스크 스위칭에 의한 제로 오버헤드 컴퓨터 인터럽트 | |
| RU2182353C2 (ru) | Асинхронное устройство обработки данных | |
| JPH05274276A (ja) | ディジタル信号処理システム | |
| WO1983001133A1 (en) | Microprocessor with memory having interleaved address inputs and interleaved instruction and data outputs | |
| US4701847A (en) | Adaptive instruction sequence synthesizer and process | |
| US4791560A (en) | Macro level control of an activity switch in a scientific vector processor which processor requires an external executive control program | |
| JPS6334645A (ja) | マルチチヤネル共用資源プロセツサ | |
| JPH03188530A (ja) | プログラム先取り装置 | |
| EP0301707B1 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| EP0297892B1 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
| JPH1049373A (ja) | パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置 | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| KR880001399B1 (ko) | 정보 처리 장치 | |
| JPS6115453B2 (ja) | ||
| JPH02214938A (ja) | データ処理装置 | |
| KR950004227B1 (ko) | 정보처리시스템 | |
| JPS58114250A (ja) | 共有マイクロプロセツサ | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH04148236A (ja) | 中央処理装置 | |
| JPH0217541A (ja) | スタツク方式マイクロコンピュータ | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH0719247B2 (ja) | 情報処理装置における命令発信制御方式 |