JPH03188569A - 論理回路のファンインファンアウト設計ルール解析方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路のファンインファンアウト設計ルール
解析方式に関し、特に大規模な論理回路を解析対象とで
きる論理回路のファンインファンアウト設計ルール解析
方式に関する。

〔従来の技術〕

従来、論理回路のファンインファンアウト設計ルール解
析方式は、シンボルファンインファンアウト情報記憶手
段、論理回路接続情報記憶手段。

論理回路設計ルール解析手段および論理回路設計ルール
解析結果出力手段を有して構成されていた。

ここで、論理回路接続情報記憶手段は、論理的にまとま
った機能記述単位（モジュール）に論理回路を分割して
階層的に論理回路接続情報を記憶するのではなく、１階
層のみで論理回路接続情報を記憶していた。

〔発明が解決しようとする課題〕 上述した従来の論理回路のファンインファンアウト設計
ルール解析方式では、論理回路接続情報記憶手段によっ
て論理回路接続情報が１階層のみで記憶されているので
、大規模な論理回路についての論理回路のファンインフ
ァンアウト設計ルール解析を行うためには大容量のメモ
リが必要になる（この必要性によって、解析できる論理
回路の規模が制限されてしまう）という欠点がある。

本発明の目的は、上述の点に鑑み、解析できる論理回路
の規模が制限されず、大規模な論理回路についても論理
回路のファンインファンアウト設計ルール解析を行うこ
とができる論理回路のファンインファンアウト設計ルー
ル解析方式を提供することにある。

〔課題を解決するための手段〕

本発明の論理回路のファンインファンアウト設計ルール
解析方式は、論理回路のファンインファンアウト設計ル
ール解析において基本となるシンボル毎のファンインフ
ァンアウト情報を記憶するシンボルファンインファンア
ウト情報記憶手段と、論理回路の論理回路接続情報をモ
ジュール毎に階層的に記憶する論理回路接続情報記憶手
段と、この論理回路接続情報記憶手段内の各モジュール
の論理回路接続情報を下位の階層のモジュールから処理
するように制御する階層制御手段と、この階層制御手段
による制御によって選択されたモジュールに係る前記論
理回路接続情報記憶手段内の１モジュール分の論理回路
接続情報と前記シンボルファンインファンアウト情報記
憶手段内のシンボル毎のファンインファンアウト情報と
に基づき当該モジュールに対応する論理回路のファンイ
ンファンアウト設計ルール解析を行いファンインファン
アウトエラーを検出した場合にはエラー対象部位を指定
する論理回路設計ルール解析手段と、前記階層制御手段
による制御によって選択されたモジュールに係る前記論
理回路接続情報記憶手段内の１モジュール分の論理回路
接続情報と前記シンボルファンインファンアウト情報記
憶手段内のシンボル毎のファンインファンアウト情報と
に基づき当８亥モジュールについての１モジュールを１
シンボルとみなしたファンインファンアウト情報を生成
しそのファンインファンアウト情報を前記シンボルファ
ンインファンアウト情報記憶手段に格納するシンボルフ
ァンインファンアウト情報自動生成手段と、前記論理回
路設計ルール解析手段により指定されたエラー対象部位
を示す情報を出力する論理回路設計ルール解析結果出力
手段とを存する。

〔作用〕

本発明の論理回路のファンインファンアウト設計ルール
解析方式では、シンボルファンインファンアウト情報記
憶手段が論理回路のファンインファンアウト設計ルール
解析において基本となるシンボル毎のファンインファン
アウト情報を記憶し、論理回路接続情報記憶手段が論理
回路の論理回路接続情報をモジュール毎に階層的に記憶
し、階層制御手段が論理回路接続情報記憶手段内の各モ
ジュールの論理回路接続情報を下位の階層のモジュール
から処理するように制御し、論理回路設計ルール解析手
段が階層制御手段による制御によって選択されたモジュ
ールに係る論理回路接続情報記憶手段内の１モジュール
分の論理回路接続情報とシンボルファンインファンアウ
ト情報記憶手段内のシンボル毎のファンインファンアウ
ト情報とに基づき当該モジュールに対応する論理回路の
ファンインファンアウト設計ルール解析を行いファンイ
ンファンアウトエラーを検出した場合にはエラー対象部
位を指定し、シンボルファンインファンアウト情報自動
生成手段が階層制御手段による制御によって選択された
モジュールに係る論理回路接続情報記憶手段内の１モジ
ュール分の論理回路接続情報とシンボルファンインファ
ンアウト情報記憶手段内のシンボル毎のファンインファ
ンアウト情報とに基づき当該モジュールについての１モ
ジュールを１シンボルとみなしたファンインファンアウ
ト情報を生成しそのファンインファンアウト情報をシン
ボルファンインファンアウト情報記憶手段に格納し、論
理回路設計ルール解析結果出力手段が論理回路設計ルー
ル解析手段により指定されたエラー対象部位を示す情報
を出力する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の論理回路のファンインファンアウト
設計ルール解析方式の一実施例の構成を示すブロック図
である０本実施例の論理回路のファンインファンアウト
設計ルール解析方式は、シンボルファンインファンアウ
ト情報記憶手段１と、論理回路接続情報記憶手段２と、
階層制御手段３と、論理回路設計ルール解析手段４と、
シンボルファンインファンアウト情報自動生成手段５と
、論理回路設計ルール解析結果出力手段６とを含んで構
成されている。

第２図（ａ）は、本実施例によりファンインファンアウ
ト設計ルール解析が行われる論理回路の一例（論理回路
７）を示す図である。

第２図（ｂ）は、論理回路７の論理回路接続情報をモジ
ュール毎に階層的に記憶する場合の、各モジュール（モ
ジュール８〜１０）を示す図である。第２図（ｂ）にお
いて、モジュール８が上位の階層のモジュールであり、
モジュール９および１０が下位の階層のモジュールであ
る（モジュール９の階層とモジュールＩＯの階層とは同
位である）。

次に、このように構成された本実施例の論理回路のファ
ンインファンアウト設計ルール解析方式の動作について
説明する。

シンボルファンインファンアウト情報記憶手段１は、解
析対象の論理回路におけるファンインファンアウト設計
ルール解析において基本となるシンボル毎のファンイン
ファンアウト情報を記憶している。

論理回路接続情報記憶手段２は、解析対象の論理回路の
論理回路接続情報をモジュール毎に階層的に記憶してい
る。

階層制御手段３は、論理回路接続情報記憶手段２に記憶
されている各モジュールの論理回路接続情報を下位の階
層のモジュールから処理するための制御を行う（下位の
階層のモジュールから選択していく制御Ｊを行う）。

論理回路設計ルール解析手段４は、階層制御手段３によ
り選択されたモジュールに係る論理回路接続情報記憶手
段２内の１モジュール分の論理回路接続情報とシンボル
ファンインファンアウト情報記憶手段１に記憶されてい
るシンボル毎のファンインファンアウト情報とに基づき
、当該モジュールに対応する論理回路のファンインファ
ンアウト設計ルール解析を行い、ファンインファンアウ
トエラーを検出すればファンインファンアウトエラーの
対象となった部位（エラー対象部位）を指定する。

シンボルファンインファンアウト情報自動生成手段５は
、階層Ｈ１１１手段３により選択されたモジュールに係
る論理回路接続情報記憶手段２内の１モジュール分の論
理回路接続情報とシンボルファンインファンアウト情報
記憶手段１に記憶されているシンボル毎のファンインフ
ァンアウト情報とに基づき、当該モジュールについての
１モジュールを１シンボルとみなしたファンインファン
アウト情報を生成し、そのファンインファンアウト情報
をシンボルファンインファンアウト情報記憶手段ｌに格
納する（記憶させる）。

階層制御手段３は、下位の階層から上位の階層に向けて
、上述したようなモジュールの選択を順次行う。

論理回路設計ルール解析手段４およびシンボルファンイ
ンファンアウト情報自動生成手段５は、階層制御手段３
による選択に基づいて、上述したような処理を繰り返す
。

論理回路設計ルール解析結果出力手段６は、論理回路設
計ルール解析手段４により指定されたエラー対象部位を
示す情報を出力する。

次に、第２図（ａ）および（ｂ）を参照して、論理回路
７のファンインファンアウト設計ルール解析が行われる
場合の動作について説明する。

この場合には、シンボルファンインファンアウト情報記
憶手段１は、論理回路７のシンボル１１〜２２毎のファ
ンインファンアウト情報を記憶している。また、論理回
路接続情報記憶手段２は、モジュール８〜１０の論理回
路接続情報を階層的に記憶している。

階層制御手段３は、第１に、論理回路接続情報記憶手段
２内のモジュール９の論理回路接続情報を選択して、論
理回路設計ルール解析手段４およびシンボルファンイン
ファンアウト情報自動生成手段５を起動する。

論理回路設計ルール解析手段４は、論理回路接続情報記
憶手段２内のモジュール９の論理回路接続情報とシンボ
ルファンインファンアウト情報記憶手段１に記憶されて
いるシンボル１１〜２２毎のファンインファンアウト情
報とに基づき、モジュール９に対応する論理回路のファ
ンインファンアウト設計ルール解析を行う。

このファンインファンアウト設計ルール解析ニおいては
、シンボル１２の端子２７とシンボル１５の端子３０と
の接続にファンインファンアウトエラーが検出されたも
のと仮定する。このようなファンインファンアウトエラ
ーを検出した場合には、論理回路設計ルール解析手段４
は、シンボル１２および１５と端子２７および３０とを
エラー対象部位として指定する。

一方、シンボルファンインファンアウト情報自動生成手
段５は、モジュール９の論理回路接続情報とシンボルフ
ァンインファンアウト情報１に記憶されているシンボル
１１〜２２毎のファンインファンアウト情報とに基づき
、モジュール９を１シンボル（シンボル５２）とみなし
たファンインファンアウト情報を生成する。すなわち、
シンボル５２の端子４４の値として外部入出力端子（外
部入力端子）５７と接続している端子２４．２５および
２６のファンイン数の合計値を求め、シンボル５２の端
子４５の値として外部入出力端子（外部出力端子）５８
と接続している端子２８および３２のファンアウト数の
最小値を求め、シンボル５２の端子４６の値として外部
入出力端子（外部出力端子）５９と接続している端子３
３のファンアウト数の最小値を求め、それらの値をシン
ボル５２のファンインファンアウト情報としてシンボル
ファンインファンアウト情報記憶手段１に格納する。

階層制御手段３は、第２に、論理回路接続情報記憶手段
２内のモジュールｌＯの論理回路接続情報を選択して、
論理回路設計ルール解析手段４およびシンボルファンイ
ンファンアウト情報自動生成手段５を起動する。

論理回路設計ルール解析手段４は、モジュール１０の論
理回路接続情報とシンボルファンインファンアウト情報
記憶手段１に記憶されているシンボル１１〜２２毎のフ
ァンインファンアウト情報とに基づき、モジュールＩＯ
に対応する論理回路のファンインファンアウト設計ルー
ル解析を行う。

このファンインファンアウト設計ルール解析においては
、ファンインファンアウトエラーが検出されないものと
仮定する。

一方、シンボルファンインファンアウト情報自動生成手
段５は、モジュール１０の論理回路接続情報とシンボル
ファンインファンアウト情報１に記憶されているシンボ
ル１１〜２２毎のファンインファンアウト情報とに基づ
き、モジュール１０を１シンボル（シンボル５３）とみ
なしたファンインファンアウト情報を生成し、そのファ
ンインファンアウト情報をシンボルファンインファンア
ウト情報記憶手段ｌに格納する。

階層制御手段３は、第３に、論理回路接続情報記憶手段
２内のモジュール８の論理回路接続情報を選択して、論
理回路設計ルール解析手段４およびシンボルファンイン
ファンアウト情報自動生成手段５を起動する。

論理回路設計ルール解析手段４は、モジュール８の論理
回路接続情報とシンボルファンインファンアウト情報記
憶手段ｌに記憶されているシンボル１１〜２２毎のファ
ンインファンアウト情報（シンボルファンインファンア
ウト情報自動生成手段５により先に生成されたシンボル
５２および５３のファンインファンアウト情報を含む）
とに基づき、モジュール８に対応する論理回路のファン
インファンアウト設計ルール解析を行う。

このファンインファンアウト設計ルール解析においては
、ファンインファンアウトエラーが検出されないものと
仮定する。

一方、シンボルファンインファンアウト情報自動生成手
段５は、モジュール８の論理回路接続情報とシンボルフ
ァンインファンアウト情報１に記憶されているシンボル
１１〜２２毎のファンインファンアウト情報とに基づき
、モジュール８を１シンボルとみなしたファンインファ
ンアウト情報を生成し、そのファンインファンアウト情
報をシンボルファンインファンアウト情報記憶手段１に
格納する（これによって、モジュール８よりもさらに上
位の階層のモジュールに対応する論理回路のファンイン
ファンアウト設計ルール解析に便ヲ供する）。

論理回路設計ルール解析結果出力手段６は、論理回路設
計ルール解析手段４によるファンインファンアウト設計
ルール解析において検出されたファンインファンアウト
エラーのエラー対象部位を示す情報（この場合には、シ
ンボル１２および１５と端子２７および３０とを示す情
報）を出力する。

〔発明の効果〕

以上説明したように本発明は、シンボルファンインファ
ンアウト情報記憶手段、論理回路接続情報記憶手段１階
層１ｍ御手段、論理回路設計ルール解析手段、シンボル
ファンインファンアウト情報自動生成手段および論理回
路設計ルール解析結果出力手段を設けることにより、大
規模な論理回路についての論理回路のファンインファン
アウト設計ルール解析を行うためのメモリの容量が少な
くてすみ、解析できる論理回路の規模が制限されること
がな（なる（大規模な論理回路についても論理回路のフ
ァンインファンアウト設計ルール解析を行うことができ
る）という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、 第２図（ａ）および（ｂ）は第１図に示す論理回路のフ
ァンインファンアウト設計ルール解析方式の具体的な動
作を説明するための図である。 図において、 １・・・・・シンボルファンインファンアウト情報記憶
手段、 ２・・・・・論理回路接続情報記憶手段、３・・・・・
階層制御手段、 ４　・　・　・　・　・ ５　・　・　・　・　・ ６　・　・　・　・　・ ７　・　・　・　・　・ ８〜１０　・　・ １１〜２２゜ ２３〜５　ｌ　・ ５４〜６４　・ 論理回路設計ルール解析手段、 シンボルファンインファンアウト 情報自動生成手段、 論理回路設計ルール解析結果出力 手段、 論理回路、 モジュール、 ５２．５３ シンボル、 端子、 外部入出力端子である。

Claims (1)

1. 【特許請求の範囲】 論理回路のファンインファンアウト設計ルール解析にお
   いて基本となるシンボル毎のファンインファンアウト情
   報を記憶するシンボルファンインファンアウト情報記憶
   手段と、 論理回路の論理回路接続情報をモジュール毎に階層的に
   記憶する論理回路接続情報記憶手段と、この論理回路接
   続情報記憶手段内の各モジュールの論理回路接続情報を
   下位の階層のモジュールから処理するように制御する階
   層制御手段と、この階層制御手段による制御によって選
   択されたモジュールに係る前記論理回路接続情報記憶手
   段内の１モジュール分の論理回路接続情報と前記シンボ
   ルファンインファンアウト情報記憶手段内のシンボル毎
   のファンインファンアウト情報とに基づき当該モジュー
   ルに対応する論理回路のファンインファンアウト設計ル
   ール解析を行いファンインファンアウトエラーを検出し
   た場合にはエラー対象部位を指定する論理回路設計ルー
   ル解析手段と、 前記階層制御手段による制御によって選択されたモジュ
   ールに係る前記論理回路接続情報記憶手段内の１モジュ
   ール分の論理回路接続情報と前記シンボルファンインフ
   ァンアウト情報記憶手段内のシンボル毎のファンインフ
   ァンアウト情報とに基づき当該モジュールについての１
   モジュールを１シンボルとみなしたファンインファンア
   ウト情報を生成しそのファンインファンアウト情報を前
   記シンボルファンインファンアウト情報記憶手段に格納
   するシンボルファンインファンアウト情報自動生成手段
   と、 前記論理回路設計ルール解析手段により指定されたエラ
   ー対象部位を示す情報を出力する論理回路設計ルール解
   析結果出力手段と を有することを特徴とする論理回路のファンインファン
   アウト設計ルール解析方式。