JPH0318932A - 命令読出し制御方式 - Google Patents
命令読出し制御方式Info
- Publication number
- JPH0318932A JPH0318932A JP15273889A JP15273889A JPH0318932A JP H0318932 A JPH0318932 A JP H0318932A JP 15273889 A JP15273889 A JP 15273889A JP 15273889 A JP15273889 A JP 15273889A JP H0318932 A JPH0318932 A JP H0318932A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- read
- state
- buffer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、命令先読み方式の電子計算機における命令読
出し制御方式に関する。
出し制御方式に関する。
命令先読み方式の電子計算機では、メモリから命令を先
読みして命令バッファに格納し、該命令バッファから命
令を逐次読出して命令レジスタに設定し、解読、実行す
ることとなる。この場合。
読みして命令バッファに格納し、該命令バッファから命
令を逐次読出して命令レジスタに設定し、解読、実行す
ることとなる。この場合。
従来は命令の読出しを開始するためのスタート命令フェ
ッチや分岐命令による分岐先命令フェッチといった命令
読出し要求の種類によって命令バッファをバイパスし、
メモリから読出した命令を直ちに命令レジスタに設定す
ることで、命令バッファのオーバヘッドの低減を図って
いた。
ッチや分岐命令による分岐先命令フェッチといった命令
読出し要求の種類によって命令バッファをバイパスし、
メモリから読出した命令を直ちに命令レジスタに設定す
ることで、命令バッファのオーバヘッドの低減を図って
いた。
第３図は従来の命令読出し制御方式の構成例を示すブロ
ック図である。１００は命令が格納されているメモリ、
１０１は命令バッファ（ＩＢＲ）、１０２は命令レジス
タ（ＩＲ）、１０３は読出し命令をＩＢＲＩＯＩを経由
せずにｌＲ１０２に格納するための命令読出しパス、１
０４はＩＢＲＩｏｌの出力と命令読出しパス１０３をセ
レクトするためのバイパス制御セレクタ、１０５はバイ
パス制御セレクタ１０４を制御するためのバイパス制御
論理部、１０７は命令読出し制御を行う命令読出し制御
論理部、１０８は命令読出し要求信号。
ック図である。１００は命令が格納されているメモリ、
１０１は命令バッファ（ＩＢＲ）、１０２は命令レジス
タ（ＩＲ）、１０３は読出し命令をＩＢＲＩＯＩを経由
せずにｌＲ１０２に格納するための命令読出しパス、１
０４はＩＢＲＩｏｌの出力と命令読出しパス１０３をセ
レクトするためのバイパス制御セレクタ、１０５はバイ
パス制御セレクタ１０４を制御するためのバイパス制御
論理部、１０７は命令読出し制御を行う命令読出し制御
論理部、１０８は命令読出し要求信号。
１０９は命令の読出しを開始するためのスタート命令フ
ェッチ（Ｓ Ｉ Ｆ）信号、１１０は分岐命令による分
岐先命令フェッチ（ＴＩＦ）信号、１１１は命令デコー
ダである。
ェッチ（Ｓ Ｉ Ｆ）信号、１１０は分岐命令による分
岐先命令フェッチ（ＴＩＦ）信号、１１１は命令デコー
ダである。
命令読出し制御論理部１０７が命令読出し要求信号１０
８を送出する毎に、メモリ１００から命令が読出される
０通常、メモリ１００から読出された命令はＩＢＲＩＯ
Ｉに格納された後、逐次、バイパス制御セレクタ１０４
を通してｌＲ１０２に格納され、命令デコーダ１１１で
解読されて実行される。一方、命令読出しがＳＩＦある
いはＴＩＦのときは、命令読出し制御論理部１０７はバ
イパス制御論理部１０５にＳＩＦ信号１０９あるいはＴ
ＩＦ信号１１０を発し、これを受けてバイパス制御論理
部１０５はバイパス制御セレクタ１０４に対して、パス
１０３をセレクトするように指示する。この結果、メモ
リ１００から読出された命令（スタート命令、分岐先命
令）はＩＢＲＩｏｌを経由せずに直接ｌＲ１０２に格納
される。
８を送出する毎に、メモリ１００から命令が読出される
０通常、メモリ１００から読出された命令はＩＢＲＩＯ
Ｉに格納された後、逐次、バイパス制御セレクタ１０４
を通してｌＲ１０２に格納され、命令デコーダ１１１で
解読されて実行される。一方、命令読出しがＳＩＦある
いはＴＩＦのときは、命令読出し制御論理部１０７はバ
イパス制御論理部１０５にＳＩＦ信号１０９あるいはＴ
ＩＦ信号１１０を発し、これを受けてバイパス制御論理
部１０５はバイパス制御セレクタ１０４に対して、パス
１０３をセレクトするように指示する。この結果、メモ
リ１００から読出された命令（スタート命令、分岐先命
令）はＩＢＲＩｏｌを経由せずに直接ｌＲ１０２に格納
される。
命令読出しがＳ Ｉ Ｆ’あるいはＴＩＦであるかどう
かは、命令デコーダ１１１のデコード結果を命令読出し
制御論理部１０７が取込むことで知ることができる。
かは、命令デコーダ１１１のデコード結果を命令読出し
制御論理部１０７が取込むことで知ることができる。
なお、この種の命令読出し制御として関連するものには
１例えば特開昭６２−７７６４８号公報が挙げられる。
１例えば特開昭６２−７７６４８号公報が挙げられる。
上記従来技術は、命令読出しのバイパスをスタート命令
フェッチ（ＳＩＦ）、分岐先命令フェッチ（ＴＩＦ）と
いった命令読出し要求の種類によってのみ行っており、
命令の逐次読出しくＮＩＦ）時のバイパス制御の点につ
いて配慮がされていなかった。このため、命令の逐次実
行時において、命令バッファおよび命令レジスタのいず
れにも有効な命令が確定していない場合、後続命令が命
令バッファを経由して命令レジスタに転送されるので命
令レジスタの確定が遅れ、ひいては命令の解読、実行が
遅れることがあるという問題があった。
フェッチ（ＳＩＦ）、分岐先命令フェッチ（ＴＩＦ）と
いった命令読出し要求の種類によってのみ行っており、
命令の逐次読出しくＮＩＦ）時のバイパス制御の点につ
いて配慮がされていなかった。このため、命令の逐次実
行時において、命令バッファおよび命令レジスタのいず
れにも有効な命令が確定していない場合、後続命令が命
令バッファを経由して命令レジスタに転送されるので命
令レジスタの確定が遅れ、ひいては命令の解読、実行が
遅れることがあるという問題があった。
第４図は、上記従来技術での命令読出し動作のタイミン
グチャートを示したものである６通常。
グチャートを示したものである６通常。
メモリ参照には数サイクル、命令解読には１〜数サイク
ル要する。第４図はメモリ参照に２サイクル、命令の解
読に２サイクル要するとした場合、命令１と命令２の解
読の間に１サイクルの空きが生じることを示している。
ル要する。第４図はメモリ参照に２サイクル、命令の解
読に２サイクル要するとした場合、命令１と命令２の解
読の間に１サイクルの空きが生じることを示している。
本発明の目的は、命令先読み方式の電子計算機において
、命令の逐次実行時における命令レジスタの確定の遅れ
をなくすことにある。
、命令の逐次実行時における命令レジスタの確定の遅れ
をなくすことにある。
上記目的を達成するために１本発明は、命令読出しのバ
イパス制御を命令読出し要求の種類によって行うのでは
なく、命令バッファの状態により行うようにしたもので
ある。
イパス制御を命令読出し要求の種類によって行うのでは
なく、命令バッファの状態により行うようにしたもので
ある。
命令バッファに命令が取込まれ有効な状態のときは、次
命令は命令バッファ内に存在するため、命令バッファの
内容を命令レジスタに格納する。
命令は命令バッファ内に存在するため、命令バッファの
内容を命令レジスタに格納する。
命令バッファに命令が取込まれておらず無効（空）な状
態のときは５次命令はメモリ内に存在するため、命令読
出しバイパスの内容を直接命令レジスタに格納する。
態のときは５次命令はメモリ内に存在するため、命令読
出しバイパスの内容を直接命令レジスタに格納する。
これによって、命令の逐次実行時、命令バッファおよび
命令レジスタのいずれにも有効な命令が確定していない
場合、メモリから読出された後続命令が直接命令レジス
タに転送されるので、命令の解読、実行が遅れることが
ない。
命令レジスタのいずれにも有効な命令が確定していない
場合、メモリから読出された後続命令が直接命令レジス
タに転送されるので、命令の解読、実行が遅れることが
ない。
以下１本発明の一実施例について図面により説明する。
第１図は本発明の一実施例のブロック図であり、メモリ
１００、命令バッファ（ＩＢＲ）１０１、命令レジスタ
（ＩＲ）１０２．命令読出しパス１０３、バイパス制御
セレクタ１０４、バイパス制御論理部１０５、命令読出
し制御論理部１０７、命令読出し要求信号１０８、命令
デコーダ１１１等は第３図と同様である。１０６はＩＢ
ＲＩＯＩの有効性表示子（ＩＢＲＶ）であり、ＩＢＲＩ
Ｏｌが有効な状態か否かを示す。
１００、命令バッファ（ＩＢＲ）１０１、命令レジスタ
（ＩＲ）１０２．命令読出しパス１０３、バイパス制御
セレクタ１０４、バイパス制御論理部１０５、命令読出
し制御論理部１０７、命令読出し要求信号１０８、命令
デコーダ１１１等は第３図と同様である。１０６はＩＢ
ＲＩＯＩの有効性表示子（ＩＢＲＶ）であり、ＩＢＲＩ
Ｏｌが有効な状態か否かを示す。
ＩＢＲＩＯＩに命令が取込まれ有効な状態の時、ＩＢＲ
Ｖ１０６はＯＮ状態をとる０通常はこの状態にある。Ｉ
ＢＲＩＯＩに命令が取込まれておらず無効（空）な状態
の時、ＩＢＲＶ１０６はＯＦＦ状態をとる。このＩＢＲ
ｖ１０６のＯＮ、ＯＦＦ制御は命令読出し制御論理部１
０７により行われる。即ち、一般にＩＢＲＩＯＩは、命
令の書込み位置を示す入力ポインタ、命令の読出し位置
を示すポインタを具備しており、両ポインタの関係より
、ＩＢＲＩＯＩの空き状態を知ることが出切る（例えば
、両ポインタの値が等しい場合は空き状態である）、命
令読出し制御論理部１０７は、該ＩＢＲＩＯＩにおける
入出カポインタを監視し。
Ｖ１０６はＯＮ状態をとる０通常はこの状態にある。Ｉ
ＢＲＩＯＩに命令が取込まれておらず無効（空）な状態
の時、ＩＢＲＶ１０６はＯＦＦ状態をとる。このＩＢＲ
ｖ１０６のＯＮ、ＯＦＦ制御は命令読出し制御論理部１
０７により行われる。即ち、一般にＩＢＲＩＯＩは、命
令の書込み位置を示す入力ポインタ、命令の読出し位置
を示すポインタを具備しており、両ポインタの関係より
、ＩＢＲＩＯＩの空き状態を知ることが出切る（例えば
、両ポインタの値が等しい場合は空き状態である）、命
令読出し制御論理部１０７は、該ＩＢＲＩＯＩにおける
入出カポインタを監視し。
Ｉ ＢＲＩ Ｏ１が無効（空）な状態になると、ＩＢＲ
Ｖ１０６をＯＦＦ状態とする。さらに命令読出し制御論
理部１０７では、命令デコーダ１１１のデコード結果を
取込み、命令読出しがスタート命令フェッチ（Ｓ Ｉ
Ｆ）あるいは分岐先命令フェッチ（ＴＩＦ）（７）場合
も、ＩＢＲＶ１０６をＯＦＦ状態とする。これにより、
第３図に示したＳＩＦ信号１０９やＴＩＦ信号１１０は
不要となり、バイパス制御論理部１０５ではＩＢＲＶ１
０６の状態変化を監視するだけでよいことになる。
Ｖ１０６をＯＦＦ状態とする。さらに命令読出し制御論
理部１０７では、命令デコーダ１１１のデコード結果を
取込み、命令読出しがスタート命令フェッチ（Ｓ Ｉ
Ｆ）あるいは分岐先命令フェッチ（ＴＩＦ）（７）場合
も、ＩＢＲＶ１０６をＯＦＦ状態とする。これにより、
第３図に示したＳＩＦ信号１０９やＴＩＦ信号１１０は
不要となり、バイパス制御論理部１０５ではＩＢＲＶ１
０６の状態変化を監視するだけでよいことになる。
次に、本実施例の動作を説明する。命令読出し制御論理
部１０７が命令読出し要求信号１０８を送出する毎に、
命令がメモリ１００から読出されてＩ ＢＲＩ Ｏ１に
格納された後、逐次、バイパス制御セレクタ１０４へと
送られる。一方、メモリ１００から読出された命令は、
パス１０３経由で直接バイパス制御セレクタ１０４へと
送られる。
部１０７が命令読出し要求信号１０８を送出する毎に、
命令がメモリ１００から読出されてＩ ＢＲＩ Ｏ１に
格納された後、逐次、バイパス制御セレクタ１０４へと
送られる。一方、メモリ１００から読出された命令は、
パス１０３経由で直接バイパス制御セレクタ１０４へと
送られる。
この時、ＩＢＲＶ１０６がＯＮ状態であれば、バイパス
制御論理部１０５はバイパス制御セレクタ１０４に対し
、ＩＢＲＩＯＩをセレクトするように指示する。この結
果、ＩＢＲＩＯＩから読出された命令がｌＲ１０２に格
納される。また、ＩＢＲＶ１０６がＯＦＦ状態であれば
、バイパス制御論理部１０５はバイパス制御セレクタ１
０４に対し、パス１０３をセレクトするように指示する
。
制御論理部１０５はバイパス制御セレクタ１０４に対し
、ＩＢＲＩＯＩをセレクトするように指示する。この結
果、ＩＢＲＩＯＩから読出された命令がｌＲ１０２に格
納される。また、ＩＢＲＶ１０６がＯＦＦ状態であれば
、バイパス制御論理部１０５はバイパス制御セレクタ１
０４に対し、パス１０３をセレクトするように指示する
。
この結果、メモリ１００から読出された命令が直ちにｌ
Ｒ１０２に格納される。
Ｒ１０２に格納される。
本実施例によれば、命令の逐次読出しくＮＩＦ）時、Ｉ
ＢＲＩＯＩに有効な命令が確定していない場合の動作タ
イミングチャートは第２図のようになる。即ち、命令２
のｌＲ１０２への格納を早めることが可能となり、命令
１と命令２の解読の空きをなくすことができる。
ＢＲＩＯＩに有効な命令が確定していない場合の動作タ
イミングチャートは第２図のようになる。即ち、命令２
のｌＲ１０２への格納を早めることが可能となり、命令
１と命令２の解読の空きをなくすことができる。
なお、命令が主メモリではなく、主メモリの写しを持つ
キャッシュ記憶に格納されている場合も、同様に制御で
きる。
キャッシュ記憶に格納されている場合も、同様に制御で
きる。
以上の説明から明らかな如く、本発明によれば、命令の
逐次読出し時においても命令バッファのバイパス制御が
可能になり、命令の解読、実行を早めることができる。
逐次読出し時においても命令バッファのバイパス制御が
可能になり、命令の解読、実行を早めることができる。
また、この命令バッファのバイパス制御は、スタート命
令フェッチや分岐命令フェッチの場合と同一の手段で実
現できるため、バイパス制御論理が複雑化することはな
い。
令フェッチや分岐命令フェッチの場合と同一の手段で実
現できるため、バイパス制御論理が複雑化することはな
い。
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を説明するためのタイミングチャート、第３図
は従来方式のブロック図、第４図は第３図の動作を説明
するためのタイミングチャートである。 １００・・・メモリ、 １０１・・・命令バッファ、
１０２・・・命令レジスタ、 １０３・・・命令読出しパス、 １０４・・・バイパス制御セレクタ、 １０５・・・バイパス制御論理部、 １０６・・・命令バッファの有効性表示子。 １０７・・・命令読出し制御論理部。 第 １ 図 夕や 哲２姿金５ 第３図 第４図
図の動作を説明するためのタイミングチャート、第３図
は従来方式のブロック図、第４図は第３図の動作を説明
するためのタイミングチャートである。 １００・・・メモリ、 １０１・・・命令バッファ、
１０２・・・命令レジスタ、 １０３・・・命令読出しパス、 １０４・・・バイパス制御セレクタ、 １０５・・・バイパス制御論理部、 １０６・・・命令バッファの有効性表示子。 １０７・・・命令読出し制御論理部。 第 １ 図 夕や 哲２姿金５ 第３図 第４図
Claims (2)
- （１）メモリより先読みした命令を格納する命令バッフ
ァと、該命令バッファより読出した命令を格納する命令
レジスタを具備している電子計算機において、 命令バッファの有効性を示す表示子を設け、該表示子の
状態により、命令バッファより読出した命令あるいはメ
モリより先読みした命令のいずれかを選択して命令レジ
スタへ転送することを特徴とする命令読出し制御方式。 - （２）前記表示子は、命令バッファが有効な状態のとき
第１の状態をとり、命令バッファが無効な状態、及び、
命令読出しの種類がスタート命令フェッチ、分岐先命令
フェッチのとき第２の状態をとり、第１の状態にあると
きは命令バッファより読出した命令を選択し、第２の状
態にあるときはメモリより先読みした命令を選択するこ
とを特徴とする請求項（１）記載の命令読出し制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15273889A JPH0318932A (ja) | 1989-06-15 | 1989-06-15 | 命令読出し制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15273889A JPH0318932A (ja) | 1989-06-15 | 1989-06-15 | 命令読出し制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318932A true JPH0318932A (ja) | 1991-01-28 |
Family
ID=15547079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15273889A Pending JPH0318932A (ja) | 1989-06-15 | 1989-06-15 | 命令読出し制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318932A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394334A (ja) * | 1986-10-08 | 1988-04-25 | Nec Corp | パイプライン処理方式 |
| JPS63106046A (ja) * | 1986-10-22 | 1988-05-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
-
1989
- 1989-06-15 JP JP15273889A patent/JPH0318932A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394334A (ja) * | 1986-10-08 | 1988-04-25 | Nec Corp | パイプライン処理方式 |
| JPS63106046A (ja) * | 1986-10-22 | 1988-05-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| US4095269A (en) | Data processing system having a high speed buffer memory | |
| EP0721619B1 (en) | Execution of data processing instructions | |
| JPH0527143B2 (ja) | ||
| JPS58133696A (ja) | 記憶制御方式 | |
| JPH0460720A (ja) | 条件分岐命令制御方式 | |
| US5564029A (en) | Pipeline processor which avoids resource conflicts | |
| US4758949A (en) | Information processing apparatus | |
| US5276822A (en) | System with enhanced execution of address-conflicting instructions using immediate data latch for holding immediate data of a preceding instruction | |
| JPH0318932A (ja) | 命令読出し制御方式 | |
| JP2694799B2 (ja) | 情報処理装置 | |
| CA2157435C (en) | Vector data bypass mechanism for vector computer | |
| US6735686B1 (en) | Data processing device including two instruction decoders for decoding branch instructions | |
| JP2778610B2 (ja) | パイプライン演算制御方法およびシステム | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH07239782A (ja) | 演算処理装置 | |
| JPH0241770B2 (ja) | ||
| JPH08161222A (ja) | プロセッサ及びそのプログラム作成方法 | |
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPH07210384A (ja) | 浮動小数点演算装置 | |
| JPH02173844A (ja) | 記憶制御方式 | |
| JPH04188226A (ja) | 命令先読み制御装置 | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPS6144340B2 (ja) | ||
| JPH024011B2 (ja) |