JPH0319219A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH0319219A
JPH0319219A JP15345589A JP15345589A JPH0319219A JP H0319219 A JPH0319219 A JP H0319219A JP 15345589 A JP15345589 A JP 15345589A JP 15345589 A JP15345589 A JP 15345589A JP H0319219 A JPH0319219 A JP H0319219A
Authority
JP
Japan
Prior art keywords
film
silicon
wiring layer
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15345589A
Other languages
English (en)
Inventor
Toshiaki Umemoto
梅本 利明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15345589A priority Critical patent/JPH0319219A/ja
Publication of JPH0319219A publication Critical patent/JPH0319219A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンタクト孔を形成する半導体集積回路の製
造方法に関するものである。
従来の技術 近年、微細加工技術の進展によシ、半導体集積回路に使
用されるコンタクト孔(拡散配線層もしくは多結晶シリ
コン配線層と、金属配線層とのコンタクト孔)の寸法は
非常に小さくなってきた。
寸法の小さなコンタクト孔では孔側壁に充分な傾斜を与
えないと,孔側壁部での金属配線層のステップカパレー
ジが極めて悪くなジ、信頼性上の問題をおこすことがあ
る。現在コンタクト孔側壁に適度の傾斜を与えるために
最も多く用いられている技術は、コンタクト孔開孔後に
、層間絶縁膜のPSG膜もしくはBPSG膜のりフロー
を行う方法である(例えば、日経エレクトロニクス別冊
rマイクロデバイセズ』,日経マグロウヒノレ社刊、1
983年8月発行,74頁)。第2図を用いて従来の,
リフローを用いたコンタクト孔形戊技術を簡単に説明す
る。拡散配線層2あるいは多結晶シリコン配線層4を形
成したシリコン基板上に層絶縁膜としてPSGもしくは
BPSG膜8を形成し、この層間絶縁膜にフォトレジス
トを用いたドライエッチング技術を用いて、コンタクト
孔10を形成し、コンタクト孔底部に拡散配線層2もし
くは多結晶シリコン配線層4の表面を露出させる〔第2
図(a)〕。次に900℃程度の温度でリフローの熱処
理を行う。PSGもしくはBPSG膜は熱処理中に粘性
を減じて流動し、表面張力に従ったなだらかな形状を示
す。リフローによりコンタクト側壁は第2図bに示すよ
うななだらかな傾斜を示す。この技術によシ,コンタク
ト部における金属配線のステップカバレージは良く改善
される。
発明が解決しようとする課題 しかしながら、従来のりフローを用いたコンタクト形成
技術では,リフローの熱処理前にコンタクト孔底部に拡
散配線層2もしくは多結晶シリコン配線層4の表面を露
出させる。リフローの熱処理中には、PSGもしくはB
PSG膜8から大量の燐原子釦よび燐化合物分子あるい
はホウ素原子およびホウ素化合物分子(BPSG膜場合
)が外方向拡散する(第2図0’) t 1s )。外
方向拡散した燐あるいはホウ素は、露出している拡散配
線層もし〈は多結晶シリコン配線層に入る。侵入した不
純物の電導形が拡散配線層もしくは多結晶シリコン配線
層の電導形と逆の場合には,コンタクト表面の有効不純
物濃度が下がりコンタクト抵抗が極めて高くなる。
本発明の目的は、従来のりフローを用いたコンタクト形
成技術が持つ上記の問題点を解決することにある。
課題を解決するための手段 本発明では問題を解決するための手段として、多結晶シ
リコン配線層もしくは拡散配線層を形威した半導体基板
上にシリコン窒化膜を形成する工程と,前記窒化膜上に
シリコン薄膜を形成する工程と,前記シリコン薄膜上に
燐ガラス(PSG)膜あるいはホウ素・燐ガラス(BP
SG)膜を形成する工程と、フォトレジストをマスクと
して前記燐ガラス膜もしくは前記ホウ素・燐ガラス膜を
コンタクト孔を形成する部分で選択的に除去して開孔部
において前記シリコン薄膜表面を露出させる工程と、酸
化雰囲気で熱処理を行い前記シリコン薄膜層を全てシリ
コン酸化膜に変換するりフロー工程と、シリコン酸化膜
督よびシリコン窒化膜をエッチングして前記開孔部で前
記多結晶シリコン配線層表面もしくは前記拡散配線層表
面を露出させる工程とを用いる。
作  用 本発明では、層間絶縁膜は上からPSCi又はBPSG
膜,シリコン薄膜,シリコン窒化膜という構造になって
いる。シリコン薄膜はフォトレジストを用いてPSG又
はBPSCi膜をエッチングしてコンタクト孔を開孔す
る際に、エッチングストッパーの役割を果たし、下層の
シリコン窒化膜が除去されてし1うのを防止している。
現在一般に用いられているシリコン酸化膜のドライエッ
チング法では、シリコン酸化膜とシリコン窒化膜とに大
きなエッチング選択比を持たせるのは困難である。一方
シリコン酸化膜とシリコン薄膜(多結晶シリコン膜ある
いは非品質シリコン膜)には大きな選択比を持たせるの
は容易である。したがってコンタクト開孔底部に確実に
シリコン窒化膜を残存させるためには、このシリコン薄
膜層の形成が有効である。エッチングストッパーの役割
りを果たしたシリコン薄膜は、リフロー時の酸化雰囲気
での熱処理によって全て酸化され、絶縁物の二酸化シリ
コン層となる。従って層間絶縁膜の絶縁特性には影響を
与えない。なおシリコン薄膜層の酸化の際には,下層の
シリコン窒化膜が酸化剤のパリアとして働くので、よシ
下層の拡散配線層や多結晶シリコン配線層が酸化される
ことはない。
シリコン窒化膜はコンタぢト孔開孔後のりフロー工程に
かいて,PSG又はBPSG膜から外方向拡散したリン
やホウ素が、拡散配線層表面や多結晶シリコン配線層表
面に侵入するのを防止する役割をはたす。衆知のように
、シリコン窒化膜中の燐,ホウ素の拡散係数は、シリコ
ン酸化膜中よう小さい。シリコン窒化膜層の働きにより
、不純物浸入によってコンタクト抵抗増加をひき釦こす
ことなく,リフローによってコンタクト孔側壁に傾斜を
つけることができる。
実施例 本発明の実施例を、第1図を用いて説明する。
本実施例は多結晶シリコングー}MOS型半導体集積回
路への適用例である。シリコン基板1上に通常の半導体
集積回路の製造方法によって,拡散配線層2,多結晶シ
リコン配線層4を含む、集積回路の各能動素子,受動素
子を形威した後〔第1図(a) ) ,膜厚2 0 n
mのシリコン窒化膜6を減圧CVD法によう形成する〔
第1図(b)〕。続いて膜厚20nmの多結晶シリコン
薄膜層7を減圧CVD法によυ形成し〔第1図(C) 
).続いて膜厚800nm,燐濃度6重量%,ホウ素濃
度2重量%の燐・ホウ素ガラス膜(BPSG膜)8をC
VD法によう形成する〔第1図(ロ)〕。次にフォトレ
ジスト9を用いて、BPSG膜8を弗素系のガスを用い
たドライエッチング法によシ選択的に除去し,コンタク
ト孔10を形成する。コンタクト孔10の寸法は直径約
1.6μmである。BPSG膜8のエッチングは、多結
晶シリコン薄膜7がコンタクト孔10底部に露出する1
で行う。木実施例では,BPSG膜のエッチング速度は
、多結晶シリコン薄膜のエッチング速度の20倍以上あ
るので、コンタクト孔のエッチングを多結晶シリコン薄
膜7で停止させるのは容易である〔第1図(e)〕。
次にフォトレジスト9を除去した後、900℃,水蒸気
雰囲気で60分の熱酸化処理を行う〔第1図(0〕。
この熱処理(リフロー)によl,BPSG膜8は流動し
,コンタクト孔側壁の傾斜はゆるやかになる。!たこの
熱処理によシ、多結晶シリコン薄膜7は完全に酸化され
、膜厚約40nmのシリコン酸化膜11となる。シリコ
ン基板上の拡散配線層2や多結晶シリコン配線層4は、
シリコン窒化膜6が酸化剤の拡散をさ會たげるので、酸
化されない。次に,弗素系のガスを用いたドライエッチ
ング法によう,シリコン酸化膜およびシリコン窒化膜を
約8 0 nmエッチングする〔第1図(φ〕。この工
程によう、コンタクト孔10底部に拡散配線層2および
多結晶シリコン配線層4が露出する。
エッチングによジ、BPSG膜8も膜厚が約80nm減
少するが、BPSG膜8の初期厚さ800nmに対して
は問題にならない量である。最後に、金属膜(本実施例
では膜厚約1μmのアノレミ合金膜)をスパッタリング
法で被着し、フォトリソグラフィー・ドライエッチング
法を用いて選択的に除去することにより、金属配線層1
2を形成する〔第1図(ロ)〕。
発明の効果 本発明によう、半導体集積回路のコンタクト孔側壁の傾
斜をゆるやかにし、コンタクト孔部分の金属配線層の被
ふぐ率を向上させることができる。
本発明によれば、従来の類似技術で問題になったコンタ
クト抵抗値の上昇を完全に防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の工程順断面図、第2図は従
来例の断面図である。 1・・・・・・シリコン基板、2・・・・・・拡散配線
層、3・・・・・・素子分離酸化膜,4・・・・・・多
結晶シリコン配線層、6・・・・・・二酸化シリコン膜
、6・・・・・・シリコン窒化膜、7・・・・・・多結
晶シリコン膜,8・・・・・・ホウ素・燐ガラス膜、9
・・・・・・フォトレジスト、10・・・・・・コンタ
クト孔部、11・・・・・・シリコン酸化膜,12・・
・・・・金属配線層。

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン配線層もしくは拡散配線層を形成成した
    半導体基板上にシリコン窒化膜を形成する工程と、前記
    窒化膜上にシリコン薄膜を形成する工程と、前記シリコ
    ン薄膜上に燐ガラス(PSG)膜あるいはホウ素・燐ガ
    ラス(BPSG)膜を形成する工程と、フォトレジスト
    をマスクとして前記燐ガラス膜もしくは前記ホウ素・燐
    ガラス膜を選択的に除去して開孔部で前記シリコン薄膜
    表面を露出させる工程と、酸化雰囲気で熱処理を行い前
    記シリコン薄膜層を全てシリコン酸化膜に変換する工程
    と、前記シリコン酸化膜およびシリコン窒化膜をエッチ
    ングして前記開孔部で前記多結晶シリコン配線層表面も
    しくは前記拡散層配線層表面を露出させる工程とを有す
    ることを特徴とする半導体集積回路の製造方法。
JP15345589A 1989-06-15 1989-06-15 半導体集積回路の製造方法 Pending JPH0319219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15345589A JPH0319219A (ja) 1989-06-15 1989-06-15 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15345589A JPH0319219A (ja) 1989-06-15 1989-06-15 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH0319219A true JPH0319219A (ja) 1991-01-28

Family

ID=15562932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15345589A Pending JPH0319219A (ja) 1989-06-15 1989-06-15 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH0319219A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465121A (ja) * 1990-07-04 1992-03-02 Sharp Corp 半導体装置の製造方法
JPH04196222A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465121A (ja) * 1990-07-04 1992-03-02 Sharp Corp 半導体装置の製造方法
JPH04196222A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPS618945A (ja) 半導体集積回路装置
JPS6242385B2 (ja)
JPH0590501A (ja) 薄膜抵抗体の製造方法
JPH01255264A (ja) 半導体装置の製造方法
JPH03132034A (ja) 半導体デバイスの製造方法
JPH0574958A (ja) 半導体装置およびその製造方法
EP0216017A2 (en) Method of manufacturing a semiconductor device including forming a multi-level interconnection layer
JPH0319219A (ja) 半導体集積回路の製造方法
JPS62235739A (ja) 半導体装置の製造方法
JPH03116968A (ja) 半導体装置の製造方法
JP3158486B2 (ja) 半導体装置の製造方法
KR100475729B1 (ko) 질화티타늄및텅스텐실리사이드막질식각용에천트와그제조방법및이를이용한반도체소자제조방법
JPH04345054A (ja) 半導体装置及びその製造方法
JPS6065544A (ja) 半導体装置の製造方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPS6117144B2 (ja)
JPH03131032A (ja) 半導体装置およびその製造方法
JPS62190849A (ja) 半導体装置の製造方法
JPH05308068A (ja) 半導体装置の製造方法
JPS596559A (ja) 偏平チューブとコルゲートフィンの組付方法
JPH02111034A (ja) 半導体装置の製造方法
JPH09213813A (ja) 半導体装置及び半導体装置製造方法
JPS61260652A (ja) 半導体集積回路装置の製造方法
KR19980039631A (ko) 반도체 소자의 필드 산화막 형성방법
JPS6216521A (ja) 半導体装置の製造方法