JPH04196222A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04196222A JPH04196222A JP32695190A JP32695190A JPH04196222A JP H04196222 A JPH04196222 A JP H04196222A JP 32695190 A JP32695190 A JP 32695190A JP 32695190 A JP32695190 A JP 32695190A JP H04196222 A JPH04196222 A JP H04196222A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- cvd method
- silicon
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にＭＯＳ）ランジスタ
上に層間絶縁膜としてボロンとリンを含むシリコン酸化
膜（以下、ＢＰＳＧ膜と呼ぶ）を有することを特徴とす
るものである。
上に層間絶縁膜としてボロンとリンを含むシリコン酸化
膜（以下、ＢＰＳＧ膜と呼ぶ）を有することを特徴とす
るものである。
第２図は従来技術で作成されたトランジスタの構造を示
す断面図である。
す断面図である。
図において、（１）はシリコン基板、（２）は熱シリコ
ン酸化膜、（３）はゲート電極、（４）は不純物酸化層
、（５）はＧＶＤ酸化膜、（６）はＢＰＳＧ膜、（７）
は酸化膜である。
ン酸化膜、（３）はゲート電極、（４）は不純物酸化層
、（５）はＧＶＤ酸化膜、（６）はＢＰＳＧ膜、（７）
は酸化膜である。
次に製造工程について説明する。
まず、シリコン基板（１）を熱酸化し、シリコン酸化膜
（２）を形成する。次にゲート電極（３）を形成するた
め、例えば、ポリシリコンの層をＣＶＤ法（化学的気相
成長法）で形成し、写真製版技術を用いて、パターニン
グする。その後、イオン注入により、例えば、リンを注
入し、不純物拡散層（４）を形成すると、ＭＯＳ）ラン
ジスタかできあがる。そして、層間絶縁膜として、酸化
膜（５）とＢＰＳＧ膜（６）をそれぞれＣＶＤ法で堆積
させる。次に、このＢＰＳＧ膜（６）の表面を平坦にす
るために、熱酸化し、ＢＰＳＧ膜（６）をリフローさせ
る。
（２）を形成する。次にゲート電極（３）を形成するた
め、例えば、ポリシリコンの層をＣＶＤ法（化学的気相
成長法）で形成し、写真製版技術を用いて、パターニン
グする。その後、イオン注入により、例えば、リンを注
入し、不純物拡散層（４）を形成すると、ＭＯＳ）ラン
ジスタかできあがる。そして、層間絶縁膜として、酸化
膜（５）とＢＰＳＧ膜（６）をそれぞれＣＶＤ法で堆積
させる。次に、このＢＰＳＧ膜（６）の表面を平坦にす
るために、熱酸化し、ＢＰＳＧ膜（６）をリフローさせ
る。
従来の半導体装置は以上のように形成されていたので、
ＢＰＳＧ膜のりフロー時に、酸化種か層間絶縁膜下まて
拡散し、ゲート電極やシリコン基板を酸化し、特に、ゲ
ート電極下部の）＜−ズヒークはトランジスタの電気特
性に大きく影響するという問題点かあった。
ＢＰＳＧ膜のりフロー時に、酸化種か層間絶縁膜下まて
拡散し、ゲート電極やシリコン基板を酸化し、特に、ゲ
ート電極下部の）＜−ズヒークはトランジスタの電気特
性に大きく影響するという問題点かあった。
この発明は上記の問題点を解決するためになされたもの
で、酸化種の侵入をシリコン窒化膜の層で防ぐことので
きる半導体装置を得ることを目的とする。
で、酸化種の侵入をシリコン窒化膜の層で防ぐことので
きる半導体装置を得ることを目的とする。
〔課題を解決するための手段および作用〕この発明に係
る半導体装置は、シリコン窒化膜の層をＣＶＤ酸化膜と
ＢＰＳＧ膜の間にＣＶＤ法で形成、シリコン基板の酸化
防止し、バーズビークを抑える。
る半導体装置は、シリコン窒化膜の層をＣＶＤ酸化膜と
ＢＰＳＧ膜の間にＣＶＤ法で形成、シリコン基板の酸化
防止し、バーズビークを抑える。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例であるＭＯＳトランジスタ
の構造断面図である。
の構造断面図である。
図において、（１）はシリコン基板、（２）は熱シリコ
ン酸化膜、（３）はゲート電極、（４）は不純物拡散層
、（５）はＣＶＤ酸化膜、（６）はＢＰＳＧ膜、（８）
は窒化膜である。
ン酸化膜、（３）はゲート電極、（４）は不純物拡散層
、（５）はＣＶＤ酸化膜、（６）はＢＰＳＧ膜、（８）
は窒化膜である。
次に製造工程について説明する。
シリコン基板（１）上に、熱酸化で酸化膜（２）を、ケ
ート電極（３）を例えばＣＶ Ｄ法によるポリシリコン
の層でそれぞれ形成し、写真製版技術を用いて所望の形
状にパターニングする。その後、イオン注入法により、
不純物、例えばリンを注入し、不純物拡散層（４）を形
成する。そして、層間絶縁膜として、酸化膜（５）、シ
リコン窒化膜（８）、ＢＰＳＧ膜（６）の層を順次それ
ぞれＣＶＤ法て形成する。次に、ＢＰＳＧ膜（６）をリ
フローするために熱酸化を行う。
ート電極（３）を例えばＣＶ Ｄ法によるポリシリコン
の層でそれぞれ形成し、写真製版技術を用いて所望の形
状にパターニングする。その後、イオン注入法により、
不純物、例えばリンを注入し、不純物拡散層（４）を形
成する。そして、層間絶縁膜として、酸化膜（５）、シ
リコン窒化膜（８）、ＢＰＳＧ膜（６）の層を順次それ
ぞれＣＶＤ法て形成する。次に、ＢＰＳＧ膜（６）をリ
フローするために熱酸化を行う。
以上のようにこの発明によれば、トランジスタ上を窒化
膜の層で覆っているので、ＭＯＳ）ランジスタ部への酸
化種の侵入を低減し、ケートバーズビークを抑制するこ
とかでき、トランジスタ特性の変動（悪化）を防止する
ことかできる効果かある。
膜の層で覆っているので、ＭＯＳ）ランジスタ部への酸
化種の侵入を低減し、ケートバーズビークを抑制するこ
とかでき、トランジスタ特性の変動（悪化）を防止する
ことかできる効果かある。
第１図はこの発明の一実施例であるＭＯＳトランジスタ
の構造断面図、第２図は従来のＭＯＳトランジスタの構
造断面図である。 図において、（１）はシリコン基板、（２）は熱ソリコ
ン酸化膜、（３）はゲート電極、（４）は不純物拡散層
、（５１ｉ；ｉ ＣＶ Ｄ法テ形成Ｌ ｆニー ＣＶ
Ｄ酸化膜、＋６＋ ハＢ ＰＳＧ膜、（８）はシリコン
窒化膜を示す。 なお、図中、同一符号は同一、または相当部分を示す。 代 理 人 大 岩 増 雄第１図 ノ シリコン巷ｊｊ良 ２ ° 熱シリコンＩ！！ｌ輝口良 ３ ゛ ゲート電極 ４ ” ７Ｆ糾、物月広朕屑 Ｓ：ＣＶＤ＃イＣＵｔ ６ ° ＢＰＳＣｒ １孝（ ８： 鳴［４【−ハ爽 第２図 手続補正書（自発） 平成３ 年７ ｑｏ 日 １、事件の表示 特願平 ｍ−１１１９１１号２“発
８”０名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 １、。 氏名 （７３７５）弁理士大岩増雄−□（連絡先０３（
３２１３）３４２１特許部）゛（−）５、 補正の対象 明細書の発明の詳細な説明の鷹。 ６、 補正の内容 ｉｌｌ 明ｇｌ薔第２頁第４行、第４頁第１行のｒＧ
ＶＤ酸化膜」金ｒ ＣＶＤ竣化摸」と訂正する。 以上
の構造断面図、第２図は従来のＭＯＳトランジスタの構
造断面図である。 図において、（１）はシリコン基板、（２）は熱ソリコ
ン酸化膜、（３）はゲート電極、（４）は不純物拡散層
、（５１ｉ；ｉ ＣＶ Ｄ法テ形成Ｌ ｆニー ＣＶ
Ｄ酸化膜、＋６＋ ハＢ ＰＳＧ膜、（８）はシリコン
窒化膜を示す。 なお、図中、同一符号は同一、または相当部分を示す。 代 理 人 大 岩 増 雄第１図 ノ シリコン巷ｊｊ良 ２ ° 熱シリコンＩ！！ｌ輝口良 ３ ゛ ゲート電極 ４ ” ７Ｆ糾、物月広朕屑 Ｓ：ＣＶＤ＃イＣＵｔ ６ ° ＢＰＳＣｒ １孝（ ８： 鳴［４【−ハ爽 第２図 手続補正書（自発） 平成３ 年７ ｑｏ 日 １、事件の表示 特願平 ｍ−１１１９１１号２“発
８”０名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 １、。 氏名 （７３７５）弁理士大岩増雄−□（連絡先０３（
３２１３）３４２１特許部）゛（−）５、 補正の対象 明細書の発明の詳細な説明の鷹。 ６、 補正の内容 ｉｌｌ 明ｇｌ薔第２頁第４行、第４頁第１行のｒＧ
ＶＤ酸化膜」金ｒ ＣＶＤ竣化摸」と訂正する。 以上
Claims (1)
- ＭＯＳ構造を有するトランジスタ上に、層間絶縁膜とし
て、ＣＶＤ法によって形成されたシリコン酸化膜と、そ
の上にＣＶＤ法により形成されたシリコン窒化膜と、更
にその上にＣＶＤ法により形成されたボロンとリンを含
むシリコン酸化膜を備え、ボロンとリンを含むシリコン
酸化膜をリフローさせるために、熱酸化を行ったことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32695190A JPH04196222A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32695190A JPH04196222A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196222A true JPH04196222A (ja) | 1992-07-16 |
Family
ID=18193601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32695190A Pending JPH04196222A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298179B1 (ko) * | 1998-06-27 | 2001-08-07 | 박종섭 | 반도체장치제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247135A (ja) * | 1985-08-26 | 1987-02-28 | Sony Corp | 半導体装置の製造方法 |
| JPS62235752A (ja) * | 1986-04-07 | 1987-10-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63169047A (ja) * | 1987-01-06 | 1988-07-13 | Yamaguchi Nippon Denki Kk | 半導体装置 |
| JPH0319219A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
-
1990
- 1990-11-27 JP JP32695190A patent/JPH04196222A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247135A (ja) * | 1985-08-26 | 1987-02-28 | Sony Corp | 半導体装置の製造方法 |
| JPS62235752A (ja) * | 1986-04-07 | 1987-10-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63169047A (ja) * | 1987-01-06 | 1988-07-13 | Yamaguchi Nippon Denki Kk | 半導体装置 |
| JPH0319219A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298179B1 (ko) * | 1998-06-27 | 2001-08-07 | 박종섭 | 반도체장치제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04196222A (ja) | 半導体装置 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPS6262555A (ja) | 半導体装置 | |
| JPH08306682A (ja) | 不純物オートドープの防止方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH0786195A (ja) | 半導体装置の製造方法 | |
| JPS63274160A (ja) | 半導体装置の製造方法 | |
| JPS648471B2 (ja) | ||
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH0316225A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH01194335A (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPH04277622A (ja) | 半導体装置の製造方法 | |
| JPH03155131A (ja) | 半導体装置の製造方法 | |
| JPS59115560A (ja) | 半導体装置の製造方法 |