JPH0319226A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0319226A
JPH0319226A JP15346689A JP15346689A JPH0319226A JP H0319226 A JPH0319226 A JP H0319226A JP 15346689 A JP15346689 A JP 15346689A JP 15346689 A JP15346689 A JP 15346689A JP H0319226 A JPH0319226 A JP H0319226A
Authority
JP
Japan
Prior art keywords
layer
wiring
via hole
tungsten
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15346689A
Other languages
English (en)
Inventor
Kazuo Fujiwara
一夫 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15346689A priority Critical patent/JPH0319226A/ja
Publication of JPH0319226A publication Critical patent/JPH0319226A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多層配線におけるコンタクト形成に特徴を有す
る半導体装置の製造方法に関るものである。
従来の技術 半導体装置において多層配線が多く用いられているが素
子の微細化に伴い、配線間のコンタクト即ちパイアホー
〃の径が狭小になっており、通常用いられているアルミ
スパッタ法ではコンタクトホーノレ内の被覆率が悪く、
良好なコンタクトの形成が困難である。従来から上記問
題の対策として、バイアホールにテーパーを形成したシ
スパッタ時に半導体基板を加熱する方法、あるいはバイ
アススパッタと呼ばれる、基板に高周波電力を印加する
方法などが検討されている。
発明が解決しようとする課題 しかしながら前者は再現性の点で問題があう、後者の二
つば形成されたアノレミ配線のストレスマイグレーショ
ンなどの信頼性あるいはエッチングの困難さが問題であ
った。
本発明は上記従来の課題である配線信頼性を低下させる
ことなく、良好なコンタクトの形成を行う半導体装置の
製造方法を提供せんとするものである。
課題を解決するための手段 上記課題を解決するために、本発明は、下層配層の上層
、及び上層配線の下層にタングステンなどの異種金属を
用い、層間のバイアホールを電気伝導性を有するSOG
で埋めこむことにより層間のコンタクトを形成する工程
を備えている。
作  用 本発明はSOGを用いることによシ、パイアホ−μ部は
完全に埋め込みが可能であり、1た、直接SOGと接す
る各配線の上,下面にタングステン1たはシリサイドを
用いる事でSOG中に含有される塩素あるいは水分がア
μミと反応することを防止でき、會た各配線を2層構造
とすることによ9熱処理時に発生するヒロックの抑制効
果も大である。
実施例 第1図は本発明の実施例を示す概略図である。
所定のゲート,キャパシタなどを形成した半導体装置基
板上に第一の配線を例えばA/−Stを0.8μmの厚
さにスパッタ法によジ被着した後に連続してタングステ
ンを0.1μm被着し、フォトリングラフィ,ドライエ
ッチにより所定の配線パターンを形成する。熱処理後に
プラズマCVD法により酸化膜をO.S〜1.0μmの
厚さに或長し層間絶縁膜とし、第1図aに示すようにフ
ォトリソグラフィ,ドライエッチにより所定の径のバイ
アホールを形成する。さらに電気伝導性を有するSOG
を半導体装置基板上に回転塗布法により全面塗布し、第
1図bに示すように所定の熱処理によシガラヌ化を行う
。次に四弗化炭素及び酸素混合ガスプラズマ中で平坦部
のSoGが除去される時点1でエッチングを行い、第1
図Cに示すようにバイアホール内のみにSOGが残留し
ている状態とする。更に第二の配線層として第1図dに
示すようにタングヌテ:/0.1μm及びAl−!3i
0.8μmを順にスパッタ法によう形成し、以降所定の
工程を経て半導体装置を製造する。
発明の効果 以上述べた様に本発明によれば、微細なバイアホールコ
ンタクトの形成が容易であう、上層金属配線のコンタク
トホール内被覆率の低下に起因するコンタクト抵抗の増
大を防止でき、半導体装置の製造に多大の効果が予想さ
れる。
【図面の簡単な説明】
第1図は本発明の実施例を示す概略図である。 1・・・・・・半導体装置基板、2・・・・・・第一〇
Al−St層、3・・・・・・第一のタングステン層、
4・・・・・・酸化膜(層間絶縁膜)、5・・・・・・
SOG(導電性)、6・・・・・・第二のタングステン
層、7・・・・・・第二〇Al−Si層。

Claims (1)

    【特許請求の範囲】
  1. 半導体装置において第一の配線層がタングステンあるい
    はシリサイドから成る上層と、アルミニウムまたはアル
    ミ合金から成る下層から構成され、所定の層間絶縁膜を
    形成した後に、フォトリソグラフィ及びエッチングによ
    りバイアホールを形成する工程、上記バイアホール形成
    後、導電性を有するSOG(SpinOnGrass)
    を回転塗布、ガラス化する工程、バイアホール内のみに
    SOG膜が残留する時点までプラズマ中でエッチングす
    る工程、さらに第二の配線としてタングステンあるいは
    シリサイドから成る下層とアルミまたはアルミ合金から
    成る上層から構成される配線層を被着、形成する工程と
    からなることを特徴とする半導体装置の製造方法。
JP15346689A 1989-06-15 1989-06-15 半導体装置の製造方法 Pending JPH0319226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15346689A JPH0319226A (ja) 1989-06-15 1989-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15346689A JPH0319226A (ja) 1989-06-15 1989-06-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0319226A true JPH0319226A (ja) 1991-01-28

Family

ID=15563182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15346689A Pending JPH0319226A (ja) 1989-06-15 1989-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0319226A (ja)

Similar Documents

Publication Publication Date Title
CA1248641A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH0191438A (ja) 半導体装置
JPH03244126A (ja) 半導体装置の製造方法
WO1987002828A1 (en) Glass intermetal dielectric
JPH0319226A (ja) 半導体装置の製造方法
TW413917B (en) Semiconductor device and method of manufacturing the same
JPS62155537A (ja) 半導体装置の製造方法
JP3331756B2 (ja) 配線形成法
JP3745460B2 (ja) 半導体装置の配線形成方法
JP2621287B2 (ja) 多層配線層の形成方法
JPH0642481B2 (ja) 半導体装置の製法
JPH0226053A (ja) 半導体装置の製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH0878518A (ja) 半導体装置の製造方法
JPS5932153A (ja) 半導体装置の製造方法
JPS6146051A (ja) 配線方法
JPH118304A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH08139185A (ja) 半導体装置の製造方法
JP2674473B2 (ja) 配線構造
KR0127689B1 (ko) 다층 금속배선 형성방법
JPH0226054A (ja) 半導体装置の製造方法
JPH0797583B2 (ja) 層間絶縁膜の形成方法
JPH05160126A (ja) 多層配線形成法
JPH01143238A (ja) 半導体装置の製造方法