JPH0319452A

JPH0319452A - ラベル変換回路

Info

Publication number: JPH0319452A
Application number: JP1152318A
Authority: JP
Inventors: Yoshito Sakurai; 櫻井　義人; Shiro Tanabe; 史朗田辺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-16
Filing date: 1989-06-16
Publication date: 1991-01-28
Anticipated expiration: 2012-06-25
Also published as: JP2624834B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデイジタル′或子交換機に係り、特にヘッダ部
及び情報部からなる固定長パケット（以下、「セル」と
称する）を用いて通信情報を交換する自己ルーテイング
型交換機における、ヘッダ部の内容を畜き換えるラベル
変換回路、及び交換機内部で呼を識別するための参照番
号を割り当てる参照番号割当回路の構成に関する。

〔従来の技術〕

従来の代表的な例としては、電子情報通信学会技術報告
（交換システム研究会）ＳＳＥ８８−２９「広帯域Ｉ　
ＳＤＮ用ＡＴＭ交遺機の試作」（加膿，初鹿野，下江．
村上）に示されている交換機がある。ラベル変換の方法
については上記文献の図３に示されているが、それによ
るとラベル変換テーブルをスイッチに前置し、入力セル
の呼識別子をアドレスとしてこの変換テーブルを引き、
スイッチ内のルーティング情報と新たな呼識別子を祷る
＃ｌ戒となっている。ラベル変換テーブルの内容は、呼
設定時に交換機の制御系からデータを送って省き込むよ
うになっている。

〔発明が解決しようとする課題〕

上記従来技術では、大容量のラベル変換テーブルが必要
になるという問題があった。呼識別子は通信量に対して
十分な余裕を持ったビット長にしておく必要があり、ま
た伝送路の管理単位であるパスの識別と呼の識別子に相
当する回線の識別が必喪な場合もあるので、ビット長と
しては２０ビット以上になると考えられる。従って、変
換テーブルとして用いるメモリは、アドレスだけでも２
２°になるため１回線当り数１０Ｍビットから数１００
Ｍビットの容量が必要となる。メモリの高集積化が進ん
でいるとはいうものの、これは非現実的な値である。

本発明の目的は、ラベル変換テーブルの記憶゛谷量が比
較的少なくて済むラベル変換回路を提供することにある
。また、本発明の他の目的は、このラベル変換回路を実
現するために必要な参照番号１Ｉｌ当回路を提供するこ
とである。

〔課題を解決するための手段〕

上記目的を達成するための基本的考え方は、呼識別子を
分解し、複数の変換テーブルを用いて一つのテーブルが
１チップのメモリ素子で実現可能とすることと、変換テ
ーブルを階層化し、階層を移るときにアドレス空間を圧
縮することＩζある。

具体的手段を以下に述べる。

まず上記第１の目的を達成するために、ヘッダ部に含ま
れる呼識別子のビット列を複数に分割し、分割したそれ
ぞれをそれぞれに対応する参照番号に変換する複数の変
換テーブルと、該複数の参照番号ビット列を結合したス
イッチ内呼識別番号をスイッチの出端子番号および新た
な呼識別子に変換する変換テーブルとを持つラベル変換
回路を考案した。

また、上記ラベル変換回路に、交換制御のための伽号の
通信のために用いる信号セルが入力しても回路動作に不
都合をきたさないために、ヘッダ部に含まれるセル種別
情報を検出し、該セルが交換制御のための信号セルか否
かを検出する手段と信号セルであった場合には、呼識別
子を変換しないようにする手段と、該セルの内容を交換
機の制御機構部に伝達する手段とを設けた。

次に、上記第２の目的を達成するために、信号セルを入
力情報とし、該信号セルのヘッダ部に含まれる呼識別子
のビット列を複数に分割し、分割したそれぞれをそれぞ
れに対応する参照番号に変換する複数の変換テーブルを
持つ参照番号割当回路を考案した。

さらに、上記参照番号割当回路において、変換テーブル
の記憶容量を最小限とするために、分割した呼識別子を
参照番号に変換する変換テーブルの内容が特定のビット
パターン（例えばオールゼロ）であることを検出する比
較回路と、比較の結果が特定のビットパターンであると
きに上記変換テーブルに新たな参照番号を書き込む手段
と、比較の結果が特定のビットパターンでないときに該
ビットパターンをアドレスとして、書き込み、及び読み
出しが出来る参照番号管理テーブルと、該管理テーブル
の内容がゼロであるか否かを検出し、ゼロである場合に
上記変換テーブル内の上記ビットパターンを特定のビッ
トパターンに書き換える手段と、該管理テーブルの内容
を信号セルに含まれる信号種別情報に基づいて増減させ
る手段とを持つ参照番号割当回路を考案した。

〔作用〕

ラベル変換回路の複数の変換テーブルは、情報通信フェ
ーズに於で、情報通信用セルから取り出し、分割された
呼識別子のビット列を、それぞれそれより少ない桁数か
らなる参照番号に変換する。

この複数の参照番号を、結合したビット列で呼を一意に
臓別する。このビット列のビット長は，１回線で同時に
通信される呼の数に対して十分余裕のある数値が表現で
きるものであればよい。したがって、本変換テーブルは
、呼識別子を＃Ｒ＃号に変換することでビット長を削減
し、呼識別に必賛なアドレス空間を縮小する役目を果た
している。

参照番号割当回路は、呼設定フェーズに於で信号セル，
に含まれている呼識別子のビット列を分解し、参照番号
に変換する。分解されたビット列は、他０呼識別子を分
解したビット列と値が同等である場合があるが、この場
合は同じ参照番号を割り当てる。但し、同じ参照番号を
割り当てたときは、別に設けてある参照番号管理テーブ
ルにてその参照番号を｛ｇＪ回用いたかを記憶する。こ
の記憶のために要するビット長は、参照番号自体のビッ
ト長よりさらに少なくて済むため、全体のテーブルとし
て必要なメモリ量が削減できる。

〔″！Ａ厖例〕以下、本発明の実施例を図を用いて説明する。

まず第２図は、自己ルーティング型交換機Ｃｖ構成例の
概略ブロック囚である。本交換機では、ｔ本の回線を収
容し、自己ルーティングスイッチ３００によってセルの
スイッチングを行う。回線対応部（入線側）１００、及
び回線対応部（出紛側）２００は、目嶽毎に設けられる
回路である。このうち口線対応部（人＆１４ｌＩ）１０
０は、スイッチに前Ｉｉｔされ、１本の入り回線が入力
として、またスイッチの入力端子が枦力として接続され
る。この回紛対応部１００は、入力セルの呼識別子の付
け替えやスイッチ内ルーテイング情報の付加などラベル
変換機能を持つ。一方回線対応部（出線｛ａｌｌ）２０
０は、スイッチに後置され、スイッチからの出力の１本
が入力として、また出力回線が出力として接続される。

この回線対応部２００では、制御機構４００からの信号
セルを受信し、回線対応部（入線側）ｌ００の変換テー
ブルを１！Ｆき換える！ＩＩ’＠を持つ。制御機構都４
００は、スイッチの出力のうちの１本が入力として接続
され、スイッチの入力のうちの１本が出力として接続さ
れる。

次に、各種セルフォーマットを第５図に示す。

ここでは、一例として呼識別子がＩｌ　．　Ｉ２の２つ
に分解されているものとする。Ｉｌ．Ｉ２は、例えばパ
ス識別子，回線鐵別子という意味のあるものでも良いし
、単にビット列を区切ったものでも良い。

尚、以下の説明には、特に断わりなく第５図の記号を用
いることがある。

第２図で示した自己ルーティング型交換機の呼設定フｄ
．−ズにおいては、呼設定情報（ＤＮ，ＩＩ，１２など
）を載せた信号セルが、回線対応部（人線ｌＩｇ）１０
０に到着し、ここで制御機構部４００に接続する出力端
子番号（ＤＡ’　）と入力端子番号（ＳＡ）を付加され
送り出される。制御機構部４００は、信号セルの呼設定
情報に含まれる予約された呼識別子（Ｉ１．Ｉ２）を基
に参照番号（ｒｌ，ｒ２）を割り当て、また出線側の呼
識別子として用いる新たな識別子Ｑｌ’　，工２！　）
やスイッチの出力端子番号（ＤＡ）などを決定し、これ
らの情報を載せた信号セルを回線対応部（出線側）２０
０へ宛てて送り出す。回線対応部（出線側）２００では
、受け取った上記の情報を回線対応部（入線側）ｌ００
の変換テーブルに書き込む。ここで回線対応部（入線Ｉ
Ｉ）１００と回線対応部（出１）ＩＩＩ）２００は、第
１図に示すように実際には一体化されている。

情報転送フェーズにおいては、回線対応Ｓ（入線側）１
００へ到着したセルは、ラベル変換が行われ、出力端子
番号などが付加され、自己ルーティングスイッチ３００
へ送り出される。スイッチングされ本セルは、回線対応
部（出線側）２００にて出、Ａ力端子番号などが除去され、出力回線へと送り出される
。

第３図に制御機構部４００の構成の一例を示す。

参照番号割当回路４ｌ００は、回線対応に複数個設ける
。入力信号セルは、振り分け機構４２００にて入力端子
番号（ＳＡ）を基に振り分けられる。また、各参照番号
割当回路４１００からの出力信号セルは、集線機構４３
００にてまとめられ、自己ルーナイングスイッチ３００
へと送られる。

次に、第１図を用いてラベル変換回路の詳細を説明する
。

まず、人回線は、入カレジスタｌｏｔ　．及び遅延回路
１０９を介して出力レジスタ１０２に接続される。

入力レジスタ１０１から、ＩｌとＩ２の取り出し線が設
けられ、それぞれ変換テーブル１０３　（　ＴＡＢ　ｌ
ｃ　）、変換テーブル１０４　（　ＴＡｌ３２ｃ　）　
　の読みだしアドレス入力へ接続されている。また，　
ＩＩ取り出し線は、信号セル検出回路１０６へも接続さ
れている。変換テーブル１０３　．　１０４の各データ
出力線は、変換テーフル１０５　（　ＴＡＢ　３ｃ　）
　　の読みだしアドレス入力へ接続されている。変換テ
ーブル１０５のデータ出力線は，ゲート１０７を介して
、出力レジスタ１０２へと接続されている。ゲート１０
７には、信号セル検出回路１０６の出力が接続されてい
る。入力端子番号設定回路１０８の出力は、出力レジス
タ１０２へ接続されている。出力レジスタ１０２の出力
は、自己ルーティングスイッチ３００の入り潮予めひと
つに接続されている。

一方、スイッチの出端子のひとつは、人カレジスタ２０
１と遅延回路２０５を介して、出力レジスタ２０３へと
接続されている。人力レジスタ２０１からは、各種の取
り出し線か転送レジスタ２０２へと接続されている。転
送レジスタ２０２の各種出力線のうち、呼識別子Ｉ１．
Ｉ２はそれぞれ変換テーブル１０３，１０４の書き込み
アドレス入力、及び変換テーブルｌ０５０書き込みアド
レス入力へ、参照番号ｒｌ　．　ｒ２はそれぞれ変換テ
ーブル１０３　，　１０４のデータ入力へと接続されて
いる。出線側の呼識別子として用いる新たな識別子（Ｉ
ｌ’　．Ｉ２’　）やスイッチの出力端子番で（Ｄ人）
などは、変換テーブル１０５のデータ入力へと接続され
ている。尚、呼識別子クリア回Ｍ　２０４は、受け取っ
て用済みとなった信号セルを空きセル化する回路である
。

このラベル変換回路の動作を、第６図を用いて説明する
。第６図には、変換テーブルによる変換の様子が示され
ている。ＮビットとＭビットに分解された呼識別子ＩＩ
，Ｉ２は、これらを読みだしアドレスとして、変換テー
ブル１０３　，　１０４を引くことで、それぞれ参照番
号ｒｌ．ｒ２に変換される。次に、ｒｌとｒ２を結合し
た数値（例えば、ｒｌが上位ビット，ｒ２が下位ビット
の場合は、「ｒｌ＋ｒ２Ｊと略記する）を読みだしアド
レスとして、変換テーブル１０５を引くことで、新たな
呼識別子（ＩＩ，Ｉ２）と出端子番号（ＤＡ）が得られ
る。入り端子番号（ＳＡ）は、回線の物理的位置により
一意に定まる。

これらをセルのヘッダ部に付加、ないしヘッダ部を変換
することで、スイッチ内セルとする。入カセルが信号セ
ルであった場合は、変換は行わず、出燗子＃ｒ号として
、制御機構部へ接続する端子番号を付加する。

以上のような変換方法を採った場合、ｒｌのビット長は
Ｉｆより知いｎでよく、ｒ２のビット長は工２より短い
ｍでよい。なぜならば、呼識別子のビット長をフルに使
うほどの呼が一度に一つの回線で設定されることはない
からである。

ここで具体的に数値例をあげて比較してみる。

Ｎ　＝１２　，　Ｍ　＝１６　．　Ｕ＝１０（ビット）
の場合、従来の方法即ち一つのテーブルで変換する場合
は、２１１”’ｘ１２＋１６＋１０となり、これは約１
０Ｇビットのメモリ容量である。一方、ｎ＝ｍ−８とす
ると２１２×８＋２”Ｘ　（１２＋１６＋ＩＱ）となり
、これは約２．５Ｍビットである。前者は非現実的な値
であるが、後者はＩＭビットクラスの１チップメモリが
入手可能な現在、実現可能な値である。

次に、第４図により参照番号割当回路の説明を行う。ス
イッチの出端子から第３図で示す振り分け機構４２００
を介した入力線は、入力レジスタ４１０１　と出力レジ
スタ４１１０へと接続される。呼設定情報等（呼切断情
報等も含む信号情報）の取り出し線は、変換テーブル４
１ｌ１の読みだしアドレス入力に接続されている。また
、同時に上記情報のうち１１の部分が変換テーブル４１
０２の読みだしアドレス入力へと接続されている。変換
テーブル４１１１のデータ出力は、出力レジスタ４１１
０へと接続されている。変換テーブル４ｌ０２のデータ
出力は、レジスタ４１０４と比較回ＷＩ１４１０３へと
接続されている。比較回路の出力のうち、Ｏでない場合
の出力が、レジスタ４ｌ０４のイネーブル入力となって
いる。一方、Ｏである場合の出力は、参照番号格納回路
４１０６（ＦＩＦＯ　　ｌ）の出力イネーブル入力とな
っている。レジスタ４１０４の出力は、リセット回路４
ｌ１２を介して出力レジスタ４１１０へと接続されてい
る。また、該出力は同時に参照番号管理テーブル４１０
５の読みだしアドレス入力と、参照番号格納回路４１０
６の入力ともなっている。参照番号格納回路４１０６の
データ出力は、比較回路４１０７に！１！続されている
。比較回路４１０７の出力は、リセット回路４１ｌ２の
リセット入力と、参照番号格納回路４１０６の入カイネ
ーブルＡカとなっている。入カレジスタ４１０１からは
、呼識別子の部分であるＪｌ及び信号種別Ｋの取り出し
線が信号種別検出回路４１０９へと接続され，その出力
はデータインクリメント／デクリメント回路４１０８へ
と接続されている。データインクリメント／デクリメン
ト回路４１０８の出力は、参照番号管理テーブル４ｌ０
５のデータ入力となっている。

尚、呼識別子の残りの部分であるＪ２に対応する回路は
、Ｊｌに対応する回路と同様な構成なので，詳細は省略
する。

以上の回路の動作は、第７図に示してある。呼設定情報
に含まれるＩＩ，Ｉ２にてそれぞれ変換テーブルを引き
、ｃｌ，ａ２を得る。（以下％ｌｌ側のみ説明する。）
ｃｌが特定パターン、例えば０である場合は、このＩＩ
は初めて用いられたものであり、このときは参照番号格
納回路から新たな参照番号としてｒｌを取り出し、変換
テーブル上のｃｌと置き換える。一方、ｃｌがＯでない
場合は、このＩＩはすでに使われているので、このＣ１
の値で参照番号管理テーブルを引く。するとそこには、
このＣ１が現在例回使われているかがｑｌとして書かれ
てあり、呼設定の場合は、さらにこの値を１つ増加させ
る。

呼の切断の場合は、１つ減少させる。ｑｌが０の場合は
，　ｒｌを用いていた全ての呼が切断されたことに相当
するので，　ｒｌを参照番号格納回路へ戻す。

同時に、出力レジスタへの転送をやめる。

呼設定情報（例えばダイヤル番号：ＤＮ）からは、変換
テーブル（　ＴＲＡＮＳ　）をひいて、新たな呼識別子
ＩＩ’，Ｉ２’および出端子番号ＤＡを得る。

この辺間テーブルの内容は、一連の呼設定手順の中で図
示しない制御系によって設定されたものである。

本回路の変換テーブルも前記のラベル変換テーブルと同
様な構成であり、本構成を採ることによりメモリ容量の
削減が図れる。尚、参照番号管理テーブルは、ビット幅
がｎ，ｍよりさらｌこ少なくて済み、ワード数も２ｎ　
　ないし２ｍで良いため必袂なメモリ量はきわめて少な
い。

〔発明の効果〕

本発明は以上述べたように、ラベル変換回路に於で、変
換テーブルの分割と階層化を行っているのて、本一の変
換テーブルを用いるよりもきわめて少ないメモリ量で必
賛な＋！Ａ能を実現できる。

また、上記変換テーブルの階層化に有効な参照番号割当
回路１こおいても同様ム変換テーブルの分割と階層化を
行っているので、上記ラベル変換回路と同程度のメモリ
削減がーれる。一例とし゛Ｃは、従来方法では約１０Ｇ
ビットものメモリ容量が回線対応に必要である場合に、
これの約４０００分の１の２．５Ｍビットのメモリ容量
で同等機能が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例であるラベル変決回路のブロ
ック図、第２図は第１図のラベル変換回路を用いる交換
機の構或図、第３図はＷＪｚ図の一部である制御機構部
のブロック図、第４図は本発明の一央施例である参照番
号割当回路のブロック図、第５図は本実施例の交換機で
扱うセルの構造図、第６図は第１図の動作説明図，第７
図は第４図の動作説明図である。１００・・・回線対応部（入り線側）２００・・回線対応部（出線ｇｌ！ｌ）３００・・・自
己ノレーテイングスイッチ４００・・・制御機構部１０３，　１０４，　１０５・・・変換テーブル４１０
２　　・・・変換テーブル４１０５　　・・・参照番号管理テーブル４ｌ０６　　
・・参照番号格納回路００　口示Ｕ４Ｋ１子ひ、り車象事リ）　　　３００　
　自己ルーティ）７′スイ／チ２００　　１１Ｄ，？袈
ｎ／ｉｅｆＰ（，ｔ４１｛ＬＪ）　　４００　　４’Ｊ
｛＃Ｉ’＃　４Ａ目Ｐ１０１　，　２０１−一一人力し
ジス７１０２，２０５−−一エカしジスタ２０２　　　　　転送しシ又ク１０ｔ５，　１０４，　＋０５・一史Ｊ！！テー７゛ル
４＋００−４！．’！．４’ｒｌりａｉ，ｎ４２００−
−−ＪＥ＝ｖ分ｔ７Ｍ才＊４３１）Ｄ−噂、，線職４鼻霧４図４１０１・・一人力しシ゛又７４１　１０−−一エ刀し〉スタ４１０２−−・変イ夾ナーフノレ４１０５・−・参！！、沓令奮建テーフル４１０５−・
・参！！、）ｋ岑絡納団路霧６図（住）（Ｃ）［ＴＡＢＣ］［ＴＡＢ　３Ｃ］ｎ（＜１１）Ｉ−Ｎ　　十Ｍ　＋　　Ｕ→ 力５図１−　　Ｍ　　＠←Ｎ＠Ｉ−バ→トＮ一トυ→←Ｕ→ ＋ＭｍＩ−Ｎ−＋弟７図（ＯＬ）［ＴＡ［ｌ ’−ｎ（＜Ｎ）［ＦＩＦＤ［Ｍ〜Ｇ　１コｈ　　ｉ（＜ｎ）　−１（ｂ）［ＴＡＢ　２ｓｌ［酬Ｇ２］［ＴＲＡＩＩＳ］＋−門＋Ｎ中υ州

Claims

【特許請求の範囲】１、ヘッダ部及び情報部からなる固定長パケット（以下
、「セル」と称する）を用いて通信情報を交換する自己
ルーテイング型交換機において、ヘッダ部に含まれる呼
識別子のビット列を複数に分割し、分割したそれぞれの
ビット列をそれぞれに対応する参照番号に変換する複数
の変換テーブルと、該複数の参照番号ビット列を結合し
たスイッチ内呼識別番号をスイッチの出端子番号および
新たな呼識別子に変換する変換テーブルとを有すること
を特徴とする自己ルーティングスイツチに適するラベル
変換回路。２、請求項１のラベル変換回路において、ヘッダ部に含
まれるセル種別情報を検出し該セルが交換制御のための
信号セルか否かを検出する手段と、信号セルであった場
合には、呼識別子を変換しないようにする手段と、該セ
ルの内容を交換機の制御機構部に伝達する手段とを有す
ることを特徴とするラベル変換回路。３、請求項２のラベル変換回路において、セル種別が信
号セルである場合、該セルに付加する出端子番号を制御
機構部の入力端子番号とすることによって信号セルの内
容を交換機の制御機構部に伝達することを特徴とするラ
ベル変換回路。４、ヘッダ部及び情報部からなるセルを用いて通信情報
を交換する自己ルーテイング型交換機において、ヘッダ
部に含まれる呼識別子のビット列を２つに分割し、分割
した一方のビット列をそれに対応する参照番号に変換す
る変換テーブルと、分割したもう一方のビット列と該参
照番号ビット列で構成したスイッチ内呼識別番号をスイ
ッチの出端子番号および新たな呼識別子に変換する変換
テーブルとを持つことを特徴とする自己ルーテイングス
イッチに適するラベル変換回路。５、ヘッダ部及び情報部からなるセルを用いて通信情報
を交換する自己ルーティング型交換機において、交換制
御のための信号の通信のために用いる信号セルを入力情
報とし、該信号セルに含まれる呼識別子のビット列を複
数に分割し、分割したそれぞれのビット列をそれぞれに
対応する参照番号に変換する複数の変換テーブルを有す
ることを特徴とする参照番号割当回路。６、請求項５の参照番号割当回路において、分割した呼
識別子を参照番号に変換する変換テーブルの内容が特定
のビットパターンであることを検出する比較回路と、比
較の結果が特定のビットパターンであるときに上記変換
テーブルに新たな参照番号を書き込む手段と、比較の結
果が特定のビットパターンでないときに該ビットパター
ンをアドレスとして書き込み、及び読み出しが出来る参
照番号管理テーブルと、該管理テーブルの内容がゼロで
あるか否かを検出しゼロである場合に上記変換テーブル
内の上記ビットパターンを特定のビットパターンに書き
換える手段と、該管理テーブルの内容を信号セルに含ま
れる信号種別情報に基づいて増減させる手段とを有する
ことを特徴とする参照番号割当回路。