JPH03194683A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH03194683A JPH03194683A JP1333914A JP33391489A JPH03194683A JP H03194683 A JPH03194683 A JP H03194683A JP 1333914 A JP1333914 A JP 1333914A JP 33391489 A JP33391489 A JP 33391489A JP H03194683 A JPH03194683 A JP H03194683A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- card
- data
- width
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野Ｊ
この発明は半導体記憶素子を有しゲータバス幅をＮ／２
Ｎビツトに切換えることのできるＥＣカードに関するも
のである。
Ｎビツトに切換えることのできるＥＣカードに関するも
のである。
〔従来の技術］
第２図は従来のデータバス幅ｉ８／１６ビツ）Ｋ切換え
ることのできるＩＣカードの回路ブロック図である。図
において、（１）はアドレスデコーダ、（２）（３）は
半導体記憶素子、（４） （５）はデータバスバッファ
、（６）はメモリ選択信号切替回路、（７）はデータバ
ス切替回路、（８）Ｆｉデータバスバッファ（４）を制
御するための８ビツト禁止回路、（９）は最上位アドレ
ス入力、（１０）はデータバス切換信号、（１１）はカ
ードイネーブル信号、（１２） 、 （１３）はメモ
リ選択信号、（１４） （１５） （１６）は内部デー
タバス、（１７） Ｆ１８ビット鏑止回路の出力信号、
（１８）はアドレスバス、（２０）はアドレス信号線、
（２１）は最上位アドレス切換回路、（２２）は抵抗、
（２３） （２４）は外部データバスである口 次に動作について説明する。まず、１６ビツト動作させ
る時はデータバス切換信号（ｌＯ）をａレベルとする、
このとき、メモリ選択信号切換回路（６）は信号線（２
０） （２１）間の接続を断ち、信号線（１２） （１
３）を接続するようになっている。最上位アドレス切換
回路（２１）はオフ状態のため、アドレスデコーダ（１
）の入力は上位アドレスの入力（９）にかかわらず、抵
抗（２２）によりＬレベルとなっている。を九スイッチ
群はオフ状態であるので、内部データバス（１４） （
１５）が相互に干渉を受けることはない。以上の状態に
おいて、アドレス入力（１８）にアドレス入力を与え、
カードイネーブル入力（１１）をＬレベルとすると、セ
レクト信号（１２） （１３）は同時にＬレベルとなり
、半導体記憶素子（２） （３）はアクティブとなる。
ることのできるＩＣカードの回路ブロック図である。図
において、（１）はアドレスデコーダ、（２）（３）は
半導体記憶素子、（４） （５）はデータバスバッファ
、（６）はメモリ選択信号切替回路、（７）はデータバ
ス切替回路、（８）Ｆｉデータバスバッファ（４）を制
御するための８ビツト禁止回路、（９）は最上位アドレ
ス入力、（１０）はデータバス切換信号、（１１）はカ
ードイネーブル信号、（１２） 、 （１３）はメモ
リ選択信号、（１４） （１５） （１６）は内部デー
タバス、（１７） Ｆ１８ビット鏑止回路の出力信号、
（１８）はアドレスバス、（２０）はアドレス信号線、
（２１）は最上位アドレス切換回路、（２２）は抵抗、
（２３） （２４）は外部データバスである口 次に動作について説明する。まず、１６ビツト動作させ
る時はデータバス切換信号（ｌＯ）をａレベルとする、
このとき、メモリ選択信号切換回路（６）は信号線（２
０） （２１）間の接続を断ち、信号線（１２） （１
３）を接続するようになっている。最上位アドレス切換
回路（２１）はオフ状態のため、アドレスデコーダ（１
）の入力は上位アドレスの入力（９）にかかわらず、抵
抗（２２）によりＬレベルとなっている。を九スイッチ
群はオフ状態であるので、内部データバス（１４） （
１５）が相互に干渉を受けることはない。以上の状態に
おいて、アドレス入力（１８）にアドレス入力を与え、
カードイネーブル入力（１１）をＬレベルとすると、セ
レクト信号（１２） （１３）は同時にＬレベルとなり
、半導体記憶素子（２） （３）はアクティブとなる。
このとき、テ°−タバスパッ７ア（５）バカ−トイネー
ブル入力（１１）の入力によってアクティブ、又、デー
タバスバッファ（４）はＮピッ）４止［１路（８）の出
力（１７）がＬレベルとなるためアクティブであるので
、外部データバス（２３） （２４）を通して１６ビツ
トの読み出し、書き込みが可能となる。
ブル入力（１１）の入力によってアクティブ、又、デー
タバスバッファ（４）はＮピッ）４止［１路（８）の出
力（１７）がＬレベルとなるためアクティブであるので
、外部データバス（２３） （２４）を通して１６ビツ
トの読み出し、書き込みが可能となる。
次に、８ビット動作時はデータバス切換信号（１０）を
Ｌレベルとすると、メモリ選択信号切ｇ１回路（６）は
信号線（２０）と（２２）の闇を接続し、信号線（１２
）と（１３）の間は非接続となる。また、最上位アドレ
ス切替回路（２１）はオンとなるため、従って、最上位
アドレス入力（９）がデコードされて信号線（１２）
（１３）Ｋ現われる。一方、バス切替回路（７）はオン
であり、内部データバス（１４）を内部データバス（１
５） Ｋ接続している。さて、カードイネーブル入力（
１１）をＬレベルにすると、最上位アドレス入力（９）
に対応して、半導体記憶素子Ｃ）又は（３）のどちらか
が選択される。データはデータバスバッファ（５）がア
クティブであるため、外部データバス（２４）を通して
半導体記憶素子（２）又は（３）に書き込み又は読み出
しされる。尚、このときデータバスバッファ（４）Ｆｉ
Ｎビット禁止回路（８）の出力（１７）がＨｖレベルあ
るため非アクティブであって、データバス（２３）は高
インピーダンスに保たれ、上１ｉ１ｉ３＃き込み又は読
み出しＫは何ら関係しない。
Ｌレベルとすると、メモリ選択信号切ｇ１回路（６）は
信号線（２０）と（２２）の闇を接続し、信号線（１２
）と（１３）の間は非接続となる。また、最上位アドレ
ス切替回路（２１）はオンとなるため、従って、最上位
アドレス入力（９）がデコードされて信号線（１２）
（１３）Ｋ現われる。一方、バス切替回路（７）はオン
であり、内部データバス（１４）を内部データバス（１
５） Ｋ接続している。さて、カードイネーブル入力（
１１）をＬレベルにすると、最上位アドレス入力（９）
に対応して、半導体記憶素子Ｃ）又は（３）のどちらか
が選択される。データはデータバスバッファ（５）がア
クティブであるため、外部データバス（２４）を通して
半導体記憶素子（２）又は（３）に書き込み又は読み出
しされる。尚、このときデータバスバッファ（４）Ｆｉ
Ｎビット禁止回路（８）の出力（１７）がＨｖレベルあ
るため非アクティブであって、データバス（２３）は高
インピーダンスに保たれ、上１ｉ１ｉ３＃き込み又は読
み出しＫは何ら関係しない。
〔発明が解決しようとする課題Ｊ
従来の８７２四ビツト切換えのＩＣカードは以上のよう
忙構成されてい九ので、読み出し時においても外部から
９／２Ｎビット切換信号を与えてやらなければならず、
ＩＣカードの内部のデータのデータバス幅が外部からは
判らないという問題点があった。
忙構成されてい九ので、読み出し時においても外部から
９／２Ｎビット切換信号を与えてやらなければならず、
ＩＣカードの内部のデータのデータバス幅が外部からは
判らないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＩＣカードのデータを読み出す時において、
カード内部でそのデータがＮビットか２Ｎｋ’ツトかを
判断してデータバス幅ヲ自動的に切換えて読み出すこと
ができるＩＣカードを得ることを目的とする、 〔課題を解決するための手段Ｊ この発明ＫＮるＩＣカードは、メインの半導体記憶素子
の他にもう１つの半導体記憶素子を設け、その記憶素子
にデータバス幅を記憶させて置くようにし九ものであろ
う 【作用」 この発明におけるＩＣカードは、メインの半導体記憶素
子とは別に設は九半導体記１ｍ素子に各アドレスのデー
タバス幅を記憶させて置き、読み出す時にその半導体記
憶素子からの信号で自動的にＥＣ，６−ドのデータバス
幅を切換えるようにするり【爽施例］ 以下、この発明の一與施例を図について説明する。第１
図において、（１）はアドレスバッファ及びアドレスデ
コーダ及び８／１６ビツトパス切換回路、（２）はメモ
リ回路ブロック、（３）はデータバッファ回路、（４）
は８／１６ビツトパス自動読み出し回路、（５）は電気
的に書き換え可能なメモｖ （ｆｐＲｏν ）で、１ビ
ツトのデータバスである。
たもので、ＩＣカードのデータを読み出す時において、
カード内部でそのデータがＮビットか２Ｎｋ’ツトかを
判断してデータバス幅ヲ自動的に切換えて読み出すこと
ができるＩＣカードを得ることを目的とする、 〔課題を解決するための手段Ｊ この発明ＫＮるＩＣカードは、メインの半導体記憶素子
の他にもう１つの半導体記憶素子を設け、その記憶素子
にデータバス幅を記憶させて置くようにし九ものであろ
う 【作用」 この発明におけるＩＣカードは、メインの半導体記憶素
子とは別に設は九半導体記１ｍ素子に各アドレスのデー
タバス幅を記憶させて置き、読み出す時にその半導体記
憶素子からの信号で自動的にＥＣ，６−ドのデータバス
幅を切換えるようにするり【爽施例］ 以下、この発明の一與施例を図について説明する。第１
図において、（１）はアドレスバッファ及びアドレスデ
コーダ及び８／１６ビツトパス切換回路、（２）はメモ
リ回路ブロック、（３）はデータバッファ回路、（４）
は８／１６ビツトパス自動読み出し回路、（５）は電気
的に書き換え可能なメモｖ （ｆｐＲｏν ）で、１ビ
ツトのデータバスである。
次に書き込み動作から説明する。書き込み動作の場合Ｗ
／Ｒ信号はｕ、ｃｈ信号がＬに設定される。
／Ｒ信号はｕ、ｃｈ信号がＬに設定される。
すると、８／１６ビツトパス自動読み出し回路（４）が
死んで動作しない。そうなるとこれは先はど説明した従
来技術の８／１６ビツト切換えられるＩＣカードの動作
とｙｔとんど同じになる。違うのは、データバスが１ビ
ツトのＥ２ＦＲＯＭ （５）に各アドレスのデータバス
の状態つまり８ビツトバスか１６ビツトバスかがそれぞ
れ＠０” １１″という形で記憶されることになる。
死んで動作しない。そうなるとこれは先はど説明した従
来技術の８／１６ビツト切換えられるＩＣカードの動作
とｙｔとんど同じになる。違うのは、データバスが１ビ
ツトのＥ２ＦＲＯＭ （５）に各アドレスのデータバス
の状態つまり８ビツトバスか１６ビツトバスかがそれぞ
れ＠０” １１″という形で記憶されることになる。
次Ｋｆｆみ出し動作の場合について説明する。ＣＥ倍信
号ＬＷＩＲ信号もＬに設定されると、読み出しモードも
なる。アドレスが設定されるとするとＥ２ＰＲＯ１ｉｌ
（５）に書き込まれていた８ビツトか１６ビツトの情報
が、８／１６ビツトパス自動読み出し回路（４）を通し
て８／１６ビツトバス切換回路（１）ははいってメモリ
及びデータバスバッファの構成を８ビットまたは１６ピ
ツトに切換えることになる。以上ＯことからＥ２Ｐ Ｒ
ＯＶ （５）はメモリ回路ブロック（２）を８ビツトと
した場合の同じアドレス空間必要であることが判る。
号ＬＷＩＲ信号もＬに設定されると、読み出しモードも
なる。アドレスが設定されるとするとＥ２ＰＲＯ１ｉｌ
（５）に書き込まれていた８ビツトか１６ビツトの情報
が、８／１６ビツトパス自動読み出し回路（４）を通し
て８／１６ビツトバス切換回路（１）ははいってメモリ
及びデータバスバッファの構成を８ビットまたは１６ピ
ツトに切換えることになる。以上ＯことからＥ２Ｐ Ｒ
ＯＶ （５）はメモリ回路ブロック（２）を８ビツトと
した場合の同じアドレス空間必要であることが判る。
なお、上記寮施例では８／１６ビツトの切換えとしたが
、８／３２．１６／３２などその他２種のデータバスの
切換えに用いることもできる。
、８／３２．１６／３２などその他２種のデータバスの
切換えに用いることもできる。
また、上記実施例でけ８／１６ビツトの２種類のデータ
バス切換えであったが、ｇＺ ＦＲＯＭ （５）のデー
タバス幅を２ピツトにすれば最大４ｍｍデータバス幅を
記憶することができ、Ｅ２ ＦＲＯＭ （５）のデータ
バス幅を大きくすることで、数種類のゲータバス幅を紀
憶することができる。
バス切換えであったが、ｇＺ ＦＲＯＭ （５）のデー
タバス幅を２ピツトにすれば最大４ｍｍデータバス幅を
記憶することができ、Ｅ２ ＦＲＯＭ （５）のデータ
バス幅を大きくすることで、数種類のゲータバス幅を紀
憶することができる。
また、上記実施例ではデータバス幅の情報を紀憶するも
のとしてｇＺ ｐＲｏ ＆！（５）を用いた場合と示し
たが、電池でバックアップした揮発性メモリであっても
よい。
のとしてｇＺ ｐＲｏ ＆！（５）を用いた場合と示し
たが、電池でバックアップした揮発性メモリであっても
よい。
〔発明の効果］
以上のようにこの発明によれば、ＩＣカードの中のデー
タのデータバス幅の情報をＩＣカード内部に紀憶しであ
るので、ＩＣカードを読み出す際なかのデータのデータ
バス幅が判らなくても、自動的に切換回路で、正しいゲ
ータバス幅を選択して読み出すことができるという効果
がある。
タのデータバス幅の情報をＩＣカード内部に紀憶しであ
るので、ＩＣカードを読み出す際なかのデータのデータ
バス幅が判らなくても、自動的に切換回路で、正しいゲ
ータバス幅を選択して読み出すことができるという効果
がある。
第１図はこの発明の一実施例によるＩＣカードの回路ブ
ロック図、第２図は従来のデータバス切換えのできるＩ
Ｃカードの回路ブロック図である。 図において、（１）はアドレスバッファ及びアドレスデ
コーダ及び８／１６ビツトバス切換回路、ａ）はメモリ
回路ブロック、（３）はデータバッファ回路、（４）は
８／１６ビツトパス自動読み出し回路、（５）はりＰＲ
Ｏ嵯を示す。 代 理 人 大 岩 増 雄第１！！！ 第２図 ５： Ｅ２Ｆ’Ｆ、ＯＭ
ロック図、第２図は従来のデータバス切換えのできるＩ
Ｃカードの回路ブロック図である。 図において、（１）はアドレスバッファ及びアドレスデ
コーダ及び８／１６ビツトバス切換回路、ａ）はメモリ
回路ブロック、（３）はデータバッファ回路、（４）は
８／１６ビツトパス自動読み出し回路、（５）はりＰＲ
Ｏ嵯を示す。 代 理 人 大 岩 増 雄第１！！！ 第２図 ５： Ｅ２Ｆ’Ｆ、ＯＭ
Claims (1)
- データバス幅がＨ／２Ｎビツト（Ｎは自然数）に切換
えられるＩＣカードにおいて、前記ＩＣカードに記憶さ
れているデータを読み出す際に前記ＩＣカードの外部か
らＮ／２Ｎビツトの切換信号を与えることなく、カード
の内部でそのデータがＮビットか２Ｎビツトかを判断し
てデータバス幅を自動的に切換えて読み出すことを特徴
とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333914A JPH03194683A (ja) | 1989-12-22 | 1989-12-22 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333914A JPH03194683A (ja) | 1989-12-22 | 1989-12-22 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03194683A true JPH03194683A (ja) | 1991-08-26 |
Family
ID=18271375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333914A Pending JPH03194683A (ja) | 1989-12-22 | 1989-12-22 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03194683A (ja) |
-
1989
- 1989-12-22 JP JP1333914A patent/JPH03194683A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864505A (en) | Random access memory with plural simultaneously operable banks | |
| JPH04141794A (ja) | Ｉｃカード | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPH03194683A (ja) | Ｉｃカード | |
| JPS6357819B2 (ja) | ||
| JPH05166391A (ja) | メモリ装置 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JP2822660B2 (ja) | 磁気ディスクサブシステム | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH04347786A (ja) | Ｉｃメモリ内蔵記憶媒体 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPS583188A (ja) | アドレスデコ−ド方式 | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPH04232700A (ja) | 半導体記憶装置 | |
| JPH0242545A (ja) | 記憶装置 | |
| JPS6230662B2 (ja) | ||
| JPH03268013A (ja) | Ｉｃメモリカード | |
| JPH0564361B2 (ja) | ||
| JPS6365547A (ja) | メモリ内蔵集積回路 | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH0340148A (ja) | 命令キャッシュメモリ装置 | |
| JPH01305451A (ja) | メモリ高速ライト方式 |