JPH0319576A - フレーム検出回路 - Google Patents
フレーム検出回路Info
- Publication number
- JPH0319576A JPH0319576A JP1155363A JP15536389A JPH0319576A JP H0319576 A JPH0319576 A JP H0319576A JP 1155363 A JP1155363 A JP 1155363A JP 15536389 A JP15536389 A JP 15536389A JP H0319576 A JPH0319576 A JP H0319576A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- flop
- flip
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複合同期信号からフレーム信号を検出する検出
回路に関する． 従来の技術 複合同期信号からフレーム信号を検出する方法としては
、まず複合同期信号を積分し、積分された信号が基準レ
ベルを超えるタイミングでパルス発生器を反転させてフ
ィールド信号を得、これを２分周するという構威が広く
用いられている．この場合の出力信号は１フィールド毎
に反転する信号となる． 発明が解決しようとする！ｉ題 上記従来方式により検出したフレーム信号は一般に立上
り部あるいは立上り部が垂直同期パルス期間付近に存在
する．従って該フレーム信号を例えば映像信号処理の目
的に用いる場合、垂直同期期間終了後から始まる映像信
号ラインを適確にとらえるのに有効な信号とはならない
という欠点がある． 本発明は上記の欅な問題を解決するものであり、映像信
号処理に有効な出力タイごングを有するフレーム信号を
一連の回路構成で検出する新規なフレーム検出回路を提
供するものである．課題を解決するための手段 本発明は上記目的を達成するため論理回路を用い、複合
同期信号から奇数フィールドにおける垂直同ＩＱ期間終
了後最初の映像信号ラインにおいて出力されるフレーム
信号を検出するようにしたものである． 具体的には、複合同期信号によりトリガされる第一の単
安定マルチバイブレータと、第一の単安定マルチバイブ
レータの出力信号によりクリアされる．上記複合同期信
号をクロック人力とした第一のフリップフロツブと、第
一のフリップフロップの出力信号によりクリアされる第
二のフリップフロツブと、第二のフリップフロップの出
力信号によりカウント動作を開始する上記複合同期信号
をクロック入力としたカウンタと、カウンタからカウン
トー巡毎に出力される信号をクロック入力とした上記第
二のフリ・冫ブフロップの出力信号によりトリガされる
第二の単安定マルチバイブレータを具傭し、第二の単安
定マルチバイブレータの出力信号と上記複合同期信号の
論理積をとることによりフレーム信号を検出するように
したもので号に含まれる雑音や振ＩＰＭ変動の影響を受
けなシ）正確な出力タイミングのフレーム信号を検出す
ることができる． また、フレーム信号は奇数フィールドにおける垂直同期
期間終了後最初の映像信号ラインの水平同期信号前縁の
タイ旦ングにて出力されるので、映像信号ラインを指示
する！確な基準信号になるという効果を有する． 実施例 第１図は本発明をＮＴＳＣ方式に対応させた場合の一実
施例の構或を示し、第２図は奇数フィールドにおけるタ
イξングチャート、第３図は偶数フィールドにおけるタ
イξングチャートである．第Ｆ図の実施例において、３
０は複合同期信号が加えられる人力端子、ｌは反転ゲー
ト、５．６はＪＫタイプフリップフロップ、７は上記複
合同期信号のタイ果ングでデクリメントする１０進ダウ
ンカウンタ、２，８は単安定マルチバイブレータ、１１
は論理積ゲート、５０は上記複合同期信号より検出した
フレーム信号の出力端子である．上記単安定マルチバイ
ブレータ２はコンデンサ３と抵抗器４から或るタイ壽ン
グ回路を有し、その時定数は該マルチバイブレータ２の
出力パルス’／ＦＡ Ｔ ＋ ＜ Ｔ ＜ Ｔ。／２を
満足するように選定されている．ここでＴ，ｌは一水平
走査期間を表わし、Ｔ，は切込パルス幅と等化バルス幅
の和に相当する．また、上記単安定マルチバイブレータ
８はコンデンサ９と抵抗器１０から成るタイミング回路
を有し、その時定数は該マルチバイブレータ８の出力パ
ルス幅Ｔが（Ｔ １１／ ２ ７ ！） ＜ Ｔ ＜
（ ＴイーＴｔ）を満足するように選定されている．
ここで、Ｔ，は等化パルス幅を表わす． 以上が第１図の回路構威であり、以下第２図および第３
図のタイξングチャートを用いて第１図の回路動作を説
明する． 入力端子３０に印加される複合同期信号Ａは反転ゲート
１により反転し、信号Ｂとしてその立下りタイミングで
単安定マルチバイブレータ２をトリガする．該マルチバ
イブレータ２はコンデンサ３および抵抗器４から或るタ
イミング回路により、Ｔ， ＜Ｔ＜Ｔｌｌ／２なるパル
ス幅Ｔを持つ信号Ｃを出力する．この時、上記マルチバ
イブレータ２がリトリガラブルである場合、その出力信
号は複合同期信号Ａが垂直同期パルス期間から後置等化
期間に移行する部分においてのみそのパルス幅は（Ｔ−
１−Ｔ，）となり、第２図はこの状態で記載されている
（ただし、マルチバイブレータ２が必ずしもリトリガラ
ブルでなければならないということではない）． 上記信号Ｂをクロック信号としてその立下りタイミング
で梓動ずるＪＫフリンブフロップ５は、通常信号Ｂの立
下りにおいて信号ＣがＬｏ レベルであることからＱ出
力は｝１１ レベルを保持し、信号Ｂが後置等化期間の
第１等化パルスである時のみその立下りタイミングにお
ける信号ＣがＨｉ レベルであるため、Ｑ出力はＬｏレ
ベルに変化する．この状態は信号ＣがＨｉ レベルを保
持している間持続するが、信号ＣがＬｏレベルに移行す
るとＱ出力は再びＨｉ レベルに復帰する．上記動作に
よりｌフィールド周期の信号Ｄが得られる． さて、上記フィールド信号ＤがＨｉ レベルからＬｏ
レベルに変化するタイミングでＪＫフリップフロフブ６
はそのＱ出力（一信号Ｅ）をＬＯレベルとし、ダウンカ
ウンタ７をカウント動作状態に設定する．同時に該ダウ
ンカウンタ７は与えられたブリセットデータ（０ １
０ １）ｚを出力端に設定し、かつリップルク口ツタ信
号ＦをＨｉ レベルに設定する．その後、フィールド信
号ＤはＨｌ レベルに復帰する． 上記ＪＫフリップフロップ６は信号ＦがＨｌの間はその
Ｑ出力をＬｏレベルに保持するので、上記ダウンカウン
タ７は信号Ｂのタイミングでデクリメントされ、信号Ｂ
が後置等化期間中最後の等化バルスとなる時カウント出
力は（０ ０ ０ ０）！、従って信号ＦがＬｏレベル
に変化する．ＪＫフリップフロップ６は信号Ｆの立下り
時に信号ＤがＨｉ レベルであることからそのＱ出力（
一信号Ｅ）をＨｉ レベルに戻すため、ダウンカウンタ
はカウント停止状態に入る． 上記動作により複合同期信号の後置等化期間内にＬｏレ
ベルとなる信号Ｅは、単安定マルチバイブレータ８をそ
の立上りタイξングでトリガする．咳マルチバイブレー
タ８はコンデンサ９および抵抗器ＩＯから戒るタイ主ン
グ回路により、（ＴＮ／２Ｔ ！） ＜ Ｔ ＜ （Ｔ
ｍ − Ｔ ｔ）なるパルス幅Ｔを持つ信号Ｇを出力
する． 信号Ａが奇数フィールドの複合同期信号である場合、信
号ＧがＨｉの期間内に信号ＢはＨｉ となる期間を有す
るが、偶数フィールドの場合は信号ＢはＨｌとなる期間
を有していない． このことから、ゲート１１により信号Ｂと信号Ｇの論理
積をとれば複合同期信号Ａが奇数フィールドの場合のみ
その後置等化期間終了後最初の水平同期パルス前縁にて
出力される信号すなわちフレーム信号Ｈを出力端５０か
ら得ることができる．本発明をＰＡＬ方式に対応させる
場合はダウンカウンタ７のプリセットデータを（０ １
０ ０）！とすれば良い． 本発明により検出されるフレーム信号を映像信号処理に
用いた場合の概略をブロック図として第４図に示す． 入力端６０に解析すべき映像信号が印加されると、Ａ／
Ｄ変換器６ｌによりディジタルデータ化され、同時に同
期分離回路６２により複合同期信号Ｊが検出される．ワ
ンシッットマルチバイブレータ６３のタイミング回路は
その出力パルス幅Ｔが（ＴＮ／２）くＴくＴ．となるべ
く選定され、その結果（Ｔ．／２）周期の等化バルスお
よび切込パルスが取り除かれたＴ，ｌ周朋の信号Ｌが出
力される． アドレスカウンタ６４は信号Ｌをクロック信号とするた
めｌ水平ライン毎に１アドレス更新される．この時、本
発明の一例による検出回路６７は複合同期信号Ｊよりフ
レーム信号Ｎを検出し、奇数フィールドにおける垂直同
期期間終了後最初の水平［１バルス前縁のタイミングで
カウンタ６４を初期化するので、１フレームの第ｌ映像
ラインより順序よくメモリ６５に映像信号ディジタルデ
ー夕が貯えられる． 上記横戒により演算処理回路６６は貯えられたディジタ
ルデータを処理し、１フレーム内の任意水平ラインの映
倣信号を解析することができる。
回路に関する． 従来の技術 複合同期信号からフレーム信号を検出する方法としては
、まず複合同期信号を積分し、積分された信号が基準レ
ベルを超えるタイミングでパルス発生器を反転させてフ
ィールド信号を得、これを２分周するという構威が広く
用いられている．この場合の出力信号は１フィールド毎
に反転する信号となる． 発明が解決しようとする！ｉ題 上記従来方式により検出したフレーム信号は一般に立上
り部あるいは立上り部が垂直同期パルス期間付近に存在
する．従って該フレーム信号を例えば映像信号処理の目
的に用いる場合、垂直同期期間終了後から始まる映像信
号ラインを適確にとらえるのに有効な信号とはならない
という欠点がある． 本発明は上記の欅な問題を解決するものであり、映像信
号処理に有効な出力タイごングを有するフレーム信号を
一連の回路構成で検出する新規なフレーム検出回路を提
供するものである．課題を解決するための手段 本発明は上記目的を達成するため論理回路を用い、複合
同期信号から奇数フィールドにおける垂直同ＩＱ期間終
了後最初の映像信号ラインにおいて出力されるフレーム
信号を検出するようにしたものである． 具体的には、複合同期信号によりトリガされる第一の単
安定マルチバイブレータと、第一の単安定マルチバイブ
レータの出力信号によりクリアされる．上記複合同期信
号をクロック人力とした第一のフリップフロツブと、第
一のフリップフロップの出力信号によりクリアされる第
二のフリップフロツブと、第二のフリップフロップの出
力信号によりカウント動作を開始する上記複合同期信号
をクロック入力としたカウンタと、カウンタからカウン
トー巡毎に出力される信号をクロック入力とした上記第
二のフリ・冫ブフロップの出力信号によりトリガされる
第二の単安定マルチバイブレータを具傭し、第二の単安
定マルチバイブレータの出力信号と上記複合同期信号の
論理積をとることによりフレーム信号を検出するように
したもので号に含まれる雑音や振ＩＰＭ変動の影響を受
けなシ）正確な出力タイミングのフレーム信号を検出す
ることができる． また、フレーム信号は奇数フィールドにおける垂直同期
期間終了後最初の映像信号ラインの水平同期信号前縁の
タイ旦ングにて出力されるので、映像信号ラインを指示
する！確な基準信号になるという効果を有する． 実施例 第１図は本発明をＮＴＳＣ方式に対応させた場合の一実
施例の構或を示し、第２図は奇数フィールドにおけるタ
イξングチャート、第３図は偶数フィールドにおけるタ
イξングチャートである．第Ｆ図の実施例において、３
０は複合同期信号が加えられる人力端子、ｌは反転ゲー
ト、５．６はＪＫタイプフリップフロップ、７は上記複
合同期信号のタイ果ングでデクリメントする１０進ダウ
ンカウンタ、２，８は単安定マルチバイブレータ、１１
は論理積ゲート、５０は上記複合同期信号より検出した
フレーム信号の出力端子である．上記単安定マルチバイ
ブレータ２はコンデンサ３と抵抗器４から或るタイ壽ン
グ回路を有し、その時定数は該マルチバイブレータ２の
出力パルス’／ＦＡ Ｔ ＋ ＜ Ｔ ＜ Ｔ。／２を
満足するように選定されている．ここでＴ，ｌは一水平
走査期間を表わし、Ｔ，は切込パルス幅と等化バルス幅
の和に相当する．また、上記単安定マルチバイブレータ
８はコンデンサ９と抵抗器１０から成るタイミング回路
を有し、その時定数は該マルチバイブレータ８の出力パ
ルス幅Ｔが（Ｔ １１／ ２ ７ ！） ＜ Ｔ ＜
（ ＴイーＴｔ）を満足するように選定されている．
ここで、Ｔ，は等化パルス幅を表わす． 以上が第１図の回路構威であり、以下第２図および第３
図のタイξングチャートを用いて第１図の回路動作を説
明する． 入力端子３０に印加される複合同期信号Ａは反転ゲート
１により反転し、信号Ｂとしてその立下りタイミングで
単安定マルチバイブレータ２をトリガする．該マルチバ
イブレータ２はコンデンサ３および抵抗器４から或るタ
イミング回路により、Ｔ， ＜Ｔ＜Ｔｌｌ／２なるパル
ス幅Ｔを持つ信号Ｃを出力する．この時、上記マルチバ
イブレータ２がリトリガラブルである場合、その出力信
号は複合同期信号Ａが垂直同期パルス期間から後置等化
期間に移行する部分においてのみそのパルス幅は（Ｔ−
１−Ｔ，）となり、第２図はこの状態で記載されている
（ただし、マルチバイブレータ２が必ずしもリトリガラ
ブルでなければならないということではない）． 上記信号Ｂをクロック信号としてその立下りタイミング
で梓動ずるＪＫフリンブフロップ５は、通常信号Ｂの立
下りにおいて信号ＣがＬｏ レベルであることからＱ出
力は｝１１ レベルを保持し、信号Ｂが後置等化期間の
第１等化パルスである時のみその立下りタイミングにお
ける信号ＣがＨｉ レベルであるため、Ｑ出力はＬｏレ
ベルに変化する．この状態は信号ＣがＨｉ レベルを保
持している間持続するが、信号ＣがＬｏレベルに移行す
るとＱ出力は再びＨｉ レベルに復帰する．上記動作に
よりｌフィールド周期の信号Ｄが得られる． さて、上記フィールド信号ＤがＨｉ レベルからＬｏ
レベルに変化するタイミングでＪＫフリップフロフブ６
はそのＱ出力（一信号Ｅ）をＬＯレベルとし、ダウンカ
ウンタ７をカウント動作状態に設定する．同時に該ダウ
ンカウンタ７は与えられたブリセットデータ（０ １
０ １）ｚを出力端に設定し、かつリップルク口ツタ信
号ＦをＨｉ レベルに設定する．その後、フィールド信
号ＤはＨｌ レベルに復帰する． 上記ＪＫフリップフロップ６は信号ＦがＨｌの間はその
Ｑ出力をＬｏレベルに保持するので、上記ダウンカウン
タ７は信号Ｂのタイミングでデクリメントされ、信号Ｂ
が後置等化期間中最後の等化バルスとなる時カウント出
力は（０ ０ ０ ０）！、従って信号ＦがＬｏレベル
に変化する．ＪＫフリップフロップ６は信号Ｆの立下り
時に信号ＤがＨｉ レベルであることからそのＱ出力（
一信号Ｅ）をＨｉ レベルに戻すため、ダウンカウンタ
はカウント停止状態に入る． 上記動作により複合同期信号の後置等化期間内にＬｏレ
ベルとなる信号Ｅは、単安定マルチバイブレータ８をそ
の立上りタイξングでトリガする．咳マルチバイブレー
タ８はコンデンサ９および抵抗器ＩＯから戒るタイ主ン
グ回路により、（ＴＮ／２Ｔ ！） ＜ Ｔ ＜ （Ｔ
ｍ − Ｔ ｔ）なるパルス幅Ｔを持つ信号Ｇを出力
する． 信号Ａが奇数フィールドの複合同期信号である場合、信
号ＧがＨｉの期間内に信号ＢはＨｉ となる期間を有す
るが、偶数フィールドの場合は信号ＢはＨｌとなる期間
を有していない． このことから、ゲート１１により信号Ｂと信号Ｇの論理
積をとれば複合同期信号Ａが奇数フィールドの場合のみ
その後置等化期間終了後最初の水平同期パルス前縁にて
出力される信号すなわちフレーム信号Ｈを出力端５０か
ら得ることができる．本発明をＰＡＬ方式に対応させる
場合はダウンカウンタ７のプリセットデータを（０ １
０ ０）！とすれば良い． 本発明により検出されるフレーム信号を映像信号処理に
用いた場合の概略をブロック図として第４図に示す． 入力端６０に解析すべき映像信号が印加されると、Ａ／
Ｄ変換器６ｌによりディジタルデータ化され、同時に同
期分離回路６２により複合同期信号Ｊが検出される．ワ
ンシッットマルチバイブレータ６３のタイミング回路は
その出力パルス幅Ｔが（ＴＮ／２）くＴくＴ．となるべ
く選定され、その結果（Ｔ．／２）周期の等化バルスお
よび切込パルスが取り除かれたＴ，ｌ周朋の信号Ｌが出
力される． アドレスカウンタ６４は信号Ｌをクロック信号とするた
めｌ水平ライン毎に１アドレス更新される．この時、本
発明の一例による検出回路６７は複合同期信号Ｊよりフ
レーム信号Ｎを検出し、奇数フィールドにおける垂直同
期期間終了後最初の水平［１バルス前縁のタイミングで
カウンタ６４を初期化するので、１フレームの第ｌ映像
ラインより順序よくメモリ６５に映像信号ディジタルデ
ー夕が貯えられる． 上記横戒により演算処理回路６６は貯えられたディジタ
ルデータを処理し、１フレーム内の任意水平ラインの映
倣信号を解析することができる。
発明の効果
本発明は上記実施例より明らかなように、論理回路によ
ってフレーム信号を検出するので、安定かつ正確な動作
が実現される． また、フレーム信号は奇数フィールド開始後最初の映像
信号ラインにおける水平同期パルスの前縁において出力
されるので、映像信号処理の際の適確な基準信号として
利用できる．また、映像信号観測の際のトリガ信号とし
ても有効である．なお、上記実施例においてダウンカウ
ンタ７はブリセットデータを変更すればアンプカウンタ
でも良い． また、複合同期信号の極性を考慮すればＪＫフリップフ
ロップ５．６はＤフリップフロップでも構威できる
ってフレーム信号を検出するので、安定かつ正確な動作
が実現される． また、フレーム信号は奇数フィールド開始後最初の映像
信号ラインにおける水平同期パルスの前縁において出力
されるので、映像信号処理の際の適確な基準信号として
利用できる．また、映像信号観測の際のトリガ信号とし
ても有効である．なお、上記実施例においてダウンカウ
ンタ７はブリセットデータを変更すればアンプカウンタ
でも良い． また、複合同期信号の極性を考慮すればＪＫフリップフ
ロップ５．６はＤフリップフロップでも構威できる
第１図は本発明の一実施例におけるフレーム検出回路の
ブロック図、第２図および第３図は第１図の回路動作を
説明するためのタイ≧ングチャート、第４図は本発明を
映像信号処理に用いた場合の概略ブロック図である． １・・・・・・反転ゲート、２．８・・・・・・単安定
マルチバイブレータ、５，６・・・・・・ＪＫフリップ
フロップ、７・・・・・・ＩＯ進ダウンカウンタ、３．
９・・・・・・コンデンサ、４．１０・・・・・・抵抗
器、ｌ１・・・・・・論理積ゲート、３０・・・・・・
複合同期信号入力端子、
ブロック図、第２図および第３図は第１図の回路動作を
説明するためのタイ≧ングチャート、第４図は本発明を
映像信号処理に用いた場合の概略ブロック図である． １・・・・・・反転ゲート、２．８・・・・・・単安定
マルチバイブレータ、５，６・・・・・・ＪＫフリップ
フロップ、７・・・・・・ＩＯ進ダウンカウンタ、３．
９・・・・・・コンデンサ、４．１０・・・・・・抵抗
器、ｌ１・・・・・・論理積ゲート、３０・・・・・・
複合同期信号入力端子、
Claims (1)
- 複合同期信号によりトリガされる第一の単安定マルチバ
イブレータと、第一の単安定マルチバイブレータの出力
信号によりクリアされる、上記複合同期信号をクロック
入力とした第一のフリップフロップと、第一のフリップ
フロップの出力信号によりクリアされる第二のフリップ
フロップと、第二のフリップフロップの出力信号により
カウント動作を開始する上記複合同期信号をクロック入
力としたカウンタと、カウンタからカウント一巡毎に出
力される信号をクロック入力とした上記第二のフリップ
フロップの出力信号によりトリガされる第二の単安定マ
ルチバイブレータを具備し、第二の単安定マルチバイブ
レータの出力信号と上記複合同期信号の論理積をとるこ
とによりフレーム信号を検出することを特徴としたフレ
ーム検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155363A JPH0319576A (ja) | 1989-06-16 | 1989-06-16 | フレーム検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155363A JPH0319576A (ja) | 1989-06-16 | 1989-06-16 | フレーム検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319576A true JPH0319576A (ja) | 1991-01-28 |
Family
ID=15604281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155363A Pending JPH0319576A (ja) | 1989-06-16 | 1989-06-16 | フレーム検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319576A (ja) |
-
1989
- 1989-06-16 JP JP1155363A patent/JPH0319576A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005054B1 (ko) | 기수/우수의 필드 검출장치 | |
| US4763341A (en) | Digital timing using a state machine | |
| JPH02199970A (ja) | フィルムから得たビデオフィールドのシーケンス位置の決定システム | |
| CA2039309A1 (en) | Odd/even field detector for video signals | |
| KR100236887B1 (ko) | 비디오 신호 동기펄스 검출기 | |
| JPH0319576A (ja) | フレーム検出回路 | |
| US5309236A (en) | Video signal processing circuit of a broadcasting system | |
| JPH0319575A (ja) | フィールド識別信号検出回路 | |
| KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JPH01316073A (ja) | フィールド検出回路およびフレーム検出回路 | |
| JPH0218636B2 (ja) | ||
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JPH01103370A (ja) | フィールド判別回路 | |
| JP3083031B2 (ja) | 文字放送装置 | |
| JPH065897B2 (ja) | 映像機器のフイ−ルド識別回路 | |
| JPH0526857Y2 (ja) | ||
| JPH071921B2 (ja) | 奇・偶フイ−ルド判別装置 | |
| JPS62207078A (ja) | ミユ−テイング回路 | |
| JPS59221173A (ja) | フレ−ム検出方式 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| JPS63279681A (ja) | 映像信号読取装置 | |
| JPS603256B2 (ja) | 同期回路 | |
| JPS6387092A (ja) | ビデオ入力装置 |