JPH03196548A - レイアウトパターン検証システム - Google Patents
レイアウトパターン検証システムInfo
- Publication number
- JPH03196548A JPH03196548A JP1337867A JP33786789A JPH03196548A JP H03196548 A JPH03196548 A JP H03196548A JP 1337867 A JP1337867 A JP 1337867A JP 33786789 A JP33786789 A JP 33786789A JP H03196548 A JPH03196548 A JP H03196548A
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- data
- wiring
- verification
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＬＳＩのレイアラ）・パターンを検証するレ
イアラ！・パターン検証システムに関するものである。
イアラ！・パターン検証システムに関するものである。
第４図は従来のレイアウトパターン検証システムを示す
フロー図で、図において、（１）はレイアラ！・エディ
タで作成されたレイアウトパターンデータ、（２）はレ
イアウトパターンデータ（１）を読込み素子認識などを
行う素子認識プログラム、（３）は素子認識プログラム
（２）より作成されるデータベース２（４）はデータベ
ース（３）をアクセスし検証の処理を行う検証プログラ
ム、■はデータベース（３）の内部情報、（５）は検証
プログラム（４）で必要な論理図データのネットリスト
ファイルである。
フロー図で、図において、（１）はレイアラ！・エディ
タで作成されたレイアウトパターンデータ、（２）はレ
イアウトパターンデータ（１）を読込み素子認識などを
行う素子認識プログラム、（３）は素子認識プログラム
（２）より作成されるデータベース２（４）はデータベ
ース（３）をアクセスし検証の処理を行う検証プログラ
ム、■はデータベース（３）の内部情報、（５）は検証
プログラム（４）で必要な論理図データのネットリスト
ファイルである。
次に動作について説明する。レイアウトエディタで作成
されたレイアウトパターンデータ（１）を素子認識プロ
グラム（２）で検証に必要な情報を持つデータベース（
３）を作成する。検証プログラム（４）でデータベース
（３）の情報（５）とネットリストファイル（５）との
検証を行う。以上の繰返しを１品種ごとに行う。
されたレイアウトパターンデータ（１）を素子認識プロ
グラム（２）で検証に必要な情報を持つデータベース（
３）を作成する。検証プログラム（４）でデータベース
（３）の情報（５）とネットリストファイル（５）との
検証を行う。以上の繰返しを１品種ごとに行う。
従来のレイアウトパターン検証システムは以上のように
構成されていたので、素子配置に関するレイヤは同じデ
ータを使用し、配線に関するレイヤだけ複数持ち、機能
の違う品種を複数作る手法を使用して作成されるレイア
ウトパターン（以後マスター／スライスと呼ぶ）を検証
する場合、レイアウトパターンデータが１つでも全ての
処理を品種数分実行しなくてはならないという問題点が
あった。この発明は上記のような問題点を解消するため
になされたもので、１回の実行により複数の配線情報を
総て検証できるとともに、ディスク容量の削減を可能に
するレイアウトパターン検証システムを得ることを目的
とする。
構成されていたので、素子配置に関するレイヤは同じデ
ータを使用し、配線に関するレイヤだけ複数持ち、機能
の違う品種を複数作る手法を使用して作成されるレイア
ウトパターン（以後マスター／スライスと呼ぶ）を検証
する場合、レイアウトパターンデータが１つでも全ての
処理を品種数分実行しなくてはならないという問題点が
あった。この発明は上記のような問題点を解消するため
になされたもので、１回の実行により複数の配線情報を
総て検証できるとともに、ディスク容量の削減を可能に
するレイアウトパターン検証システムを得ることを目的
とする。
この発明に係るレイアラ）・パターン検証システムは、
検証するレイアラ）・パターンデータを入力とし、素子
認識プログラム実行時に、配線情報のみ他のレイアウト
パターン情報とは別ファイルとして作成したものである
。
検証するレイアラ）・パターンデータを入力とし、素子
認識プログラム実行時に、配線情報のみ他のレイアウト
パターン情報とは別ファイルとして作成したものである
。
この発明における配線情報ファイルは、マスク−／スラ
イスの検証を行おうとするとき、素子認識プログラムに
より配線データ数分のファイルが作成され検証する。
イスの検証を行おうとするとき、素子認識プログラムに
より配線データ数分のファイルが作成され検証する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例によるレイアウトパターン検証
システムのフロー図で、図において、（１）はレイアウ
トエディタで作成されるレイアウトパターンデータ、（
２）はレイアウトパターンデータ（１）を入力とし素子
認識などを行う素子認識プログラム、（３ｊは素子認識
プログラム（２）により作成されるデータベース、（４
）はデータベース（３］をアクセスしレイアウトパター
ン検証を行う検証プログラム、（５）は検証プログラム
（４）で必要な論理図データのネットリストファイル、
（６）は素子認識プログラム（２）より作成される配線
情報ファイルである。
図はこの発明の一実施例によるレイアウトパターン検証
システムのフロー図で、図において、（１）はレイアウ
トエディタで作成されるレイアウトパターンデータ、（
２）はレイアウトパターンデータ（１）を入力とし素子
認識などを行う素子認識プログラム、（３ｊは素子認識
プログラム（２）により作成されるデータベース、（４
）はデータベース（３］をアクセスしレイアウトパター
ン検証を行う検証プログラム、（５）は検証プログラム
（４）で必要な論理図データのネットリストファイル、
（６）は素子認識プログラム（２）より作成される配線
情報ファイルである。
第２図は第１図によって検証を行うためのフローチャー
１・である。ステップ１はレイアウトパターンデータを
読込むデータ読込み処理部、ステップ２はデータ読込み
処理部（ステップ１）で読込まれたデータの素子・配線
認識処理部、ステップ３はマスター／スライスかどうか
を判定する判定処理部、ステップ４は配線情報ファイル
作成処理部。
１・である。ステップ１はレイアウトパターンデータを
読込むデータ読込み処理部、ステップ２はデータ読込み
処理部（ステップ１）で読込まれたデータの素子・配線
認識処理部、ステップ３はマスター／スライスかどうか
を判定する判定処理部、ステップ４は配線情報ファイル
作成処理部。
ステップ５は複数の配線データ含まないときの配線情報
ファイル作成処理部、ステップ６はデータベース作成処
理部、ステップ７はネットリストファイル（５）と配線
情報ファイル（６）及びデータベース（３）を使用し検
証を行うレイアウトパターン検証処理部、ステップ８は
検証が総て終わったかどうかを判定する判定処理部、ス
テップ９はマスター／スライスの場合に配線関係の違っ
てくるレイヤのみを指定する配線情報カード、ステップ
１０は配線情報ファイルが複数ある時どのファイルまで
実行するかを指定した回数指定カードである。第３図は
配線情報ファイルとレイアウトパターン情報とのデータ
互換の実施状態を示すデータの図であり、（７）はレイ
アウトパターン情報のうちの素子認識情報データの図、
（８）は配線情報ファイル（６）のデータの図である。
ファイル作成処理部、ステップ６はデータベース作成処
理部、ステップ７はネットリストファイル（５）と配線
情報ファイル（６）及びデータベース（３）を使用し検
証を行うレイアウトパターン検証処理部、ステップ８は
検証が総て終わったかどうかを判定する判定処理部、ス
テップ９はマスター／スライスの場合に配線関係の違っ
てくるレイヤのみを指定する配線情報カード、ステップ
１０は配線情報ファイルが複数ある時どのファイルまで
実行するかを指定した回数指定カードである。第３図は
配線情報ファイルとレイアウトパターン情報とのデータ
互換の実施状態を示すデータの図であり、（７）はレイ
アウトパターン情報のうちの素子認識情報データの図、
（８）は配線情報ファイル（６）のデータの図である。
次に動作について説明する。レイアウトパターンデータ
（１）はレイアウトパターンデータ読込み処理部（ステ
ップ１）によって読込まれる。読み込まれたデータは素
子認識プログラム（２）で検証に必要な情報を持つデー
タベース（３）を作成する。また、ここではマスター／
スライスであるかを判定する判定処理部（ステップ３）
によって、１つか複数の配線情報ファイル（６）を作成
する。このとき、配線情報カードステップ９のデータが
必要でカードには配線に関するレイヤの内どのレイヤが
どの品種のものかを指定しており、これにより複数の配
線情報ファイル］６）の作成が可能になる。次に、検証
プログラム（４）でデータベース（３）とネットリスト
ファイル（５）と配線情報ファイル（６）を使用して検
証を行う。ここで配線情報ファイル（６）とデータベー
ス（３）とのつながりは、データベース（３）内の素子
認識情報データ（７）と配線情報ファイル（６）のフ十
−マット例である（８）とによって持たれる。次に、総
ての検証が終わったかどうかを判定する判定処理部ステ
ップ８ば検証回数指定カードステップ１０によって、指
定されているファイルまでの検証が終っていなければ、
レイアウトパターン検証処理部（ステップ８）でもう１
度検証プログラム（４）が実行され検証が行われる。
（１）はレイアウトパターンデータ読込み処理部（ステ
ップ１）によって読込まれる。読み込まれたデータは素
子認識プログラム（２）で検証に必要な情報を持つデー
タベース（３）を作成する。また、ここではマスター／
スライスであるかを判定する判定処理部（ステップ３）
によって、１つか複数の配線情報ファイル（６）を作成
する。このとき、配線情報カードステップ９のデータが
必要でカードには配線に関するレイヤの内どのレイヤが
どの品種のものかを指定しており、これにより複数の配
線情報ファイル］６）の作成が可能になる。次に、検証
プログラム（４）でデータベース（３）とネットリスト
ファイル（５）と配線情報ファイル（６）を使用して検
証を行う。ここで配線情報ファイル（６）とデータベー
ス（３）とのつながりは、データベース（３）内の素子
認識情報データ（７）と配線情報ファイル（６）のフ十
−マット例である（８）とによって持たれる。次に、総
ての検証が終わったかどうかを判定する判定処理部ステ
ップ８ば検証回数指定カードステップ１０によって、指
定されているファイルまでの検証が終っていなければ、
レイアウトパターン検証処理部（ステップ８）でもう１
度検証プログラム（４）が実行され検証が行われる。
なお、上記実施例では配線情報ファイル（６）を設けた
場合を示したが、データベース（３）の内部に複数の配
線情報を持たすようにしてもよい。
場合を示したが、データベース（３）の内部に複数の配
線情報を持たすようにしてもよい。
以上のようにこの発明によれば、マスター／スライスを
含むレイアウトパターンの検証を行う上で、配線情報だ
けを別のファイルに持つことによって、複数の配線デー
タを同時に検証することができ、検証時間短縮につなが
る。また、配線情報以外のデータが１つで済むのでディ
スク容量が少なくて済むなどの効果がある。
含むレイアウトパターンの検証を行う上で、配線情報だ
けを別のファイルに持つことによって、複数の配線デー
タを同時に検証することができ、検証時間短縮につなが
る。また、配線情報以外のデータが１つで済むのでディ
スク容量が少なくて済むなどの効果がある。
第１図はこの発明の一実施例によるレイアウトパターン
検証システムのフロー図、ｍ２図は第１図の処理フロー
チャー１・、第３図は配線情報ファイルのデータの図、
第４図は従来のレイアウトパターン検証システムのフロ
ー図である。図において、（１）はレイアウトパターン
データ、（２）は素子認識プログラム、（３）はデータ
ベース、（４）は検証プログラム、（５）はネットリス
トファイル、（６）は配線情報ファイル、（７）は素子
認識情報データ、（８）は配線情報ファイルのデータを
示す。 なお、図中、同一符号は同一、又は相当部分を示す。
検証システムのフロー図、ｍ２図は第１図の処理フロー
チャー１・、第３図は配線情報ファイルのデータの図、
第４図は従来のレイアウトパターン検証システムのフロ
ー図である。図において、（１）はレイアウトパターン
データ、（２）は素子認識プログラム、（３）はデータ
ベース、（４）は検証プログラム、（５）はネットリス
トファイル、（６）は配線情報ファイル、（７）は素子
認識情報データ、（８）は配線情報ファイルのデータを
示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ＬＳＩのレイアウトパターン検証を行うシステムにおい
て、検証で使用している配線情報を他のレイアウトパタ
ーン情報とは別のファイルに持つ機能を備えたことを特
徴とするレイアウトパターン検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337867A JPH03196548A (ja) | 1989-12-25 | 1989-12-25 | レイアウトパターン検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337867A JPH03196548A (ja) | 1989-12-25 | 1989-12-25 | レイアウトパターン検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196548A true JPH03196548A (ja) | 1991-08-28 |
Family
ID=18312733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337867A Pending JPH03196548A (ja) | 1989-12-25 | 1989-12-25 | レイアウトパターン検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196548A (ja) |
-
1989
- 1989-12-25 JP JP1337867A patent/JPH03196548A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| US6536023B1 (en) | Method and system for hierarchical metal-end, enclosure and exposure checking | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| JPH03196548A (ja) | レイアウトパターン検証システム | |
| CN120181014B (zh) | 一种物理设计方法、装置、服务器及存储介质 | |
| JP2569927B2 (ja) | 自動組立機の部品実装順序決定処理方法 | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JPH0962726A (ja) | Ｃａｄデータインタフェース方法 | |
| CN113342698A (zh) | 一种测试环境调度方法、计算设备及存储介质 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| US7188324B1 (en) | Assertion morphing in functional verification of integrated circuit design | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JP2653013B2 (ja) | 計算機利用設計システム | |
| JP2870585B2 (ja) | ハードウェアシミュレータ | |
| JPH11338904A (ja) | 設計ルール違反検証方法 | |
| JPH03149603A (ja) | 自動組立機の部品実装順序決定処理方法 | |
| CN119941186A (zh) | 一种边界冲突管理方法、系统、电子设备及存储介质 | |
| JP3012437B2 (ja) | 自動配置方法 | |
| JPH0143345B2 (ja) | ||
| JPH01232740A (ja) | 図形接続検証システム | |
| JPH0531194B2 (ja) | ||
| JPH1031691A (ja) | マスクパターンデータのレイアウト検証装置 | |
| JPH1040277A (ja) | Ｃａｄ装置 | |
| JPH04280119A (ja) | プログラム可能な論理装置の製造方法 | |
| JPS62202267A (ja) | 論理検証システム |