JPH03196625A - 埋め込みプラグの製造方法 - Google Patents

埋め込みプラグの製造方法

Info

Publication number
JPH03196625A
JPH03196625A JP33750389A JP33750389A JPH03196625A JP H03196625 A JPH03196625 A JP H03196625A JP 33750389 A JP33750389 A JP 33750389A JP 33750389 A JP33750389 A JP 33750389A JP H03196625 A JPH03196625 A JP H03196625A
Authority
JP
Japan
Prior art keywords
etching
polycrystalline silicon
silicon layer
dry etching
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33750389A
Other languages
English (en)
Other versions
JP3044728B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1337503A priority Critical patent/JP3044728B2/ja
Publication of JPH03196625A publication Critical patent/JPH03196625A/ja
Application granted granted Critical
Publication of JP3044728B2 publication Critical patent/JP3044728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエツチング方法に関し、特に多結晶シリ
コン層による開口部の穴埋めを高速にかつ高い制御性お
よび再現性をもって行う方法に関する。
〔発明の概要〕
本発明は、開口部を有する下地を被覆して形成された多
結晶シリコン層のエッチバックを行うドライエッチング
方法において、上記エッチバックを2段階に分け、下地
が露出するかもしくは露出する直前までの段階を土とし
てラジカル反応が進行する第1のエツチング工程、その
後の基体表面を平坦化するためのエッチバック(オーバ
ーエツチング)を堆積反応とエツチング反応とが競合的
に進行するか、もしくはイオン支援反応が進行する第2
のエツチング工程とすることにより、いわゆる逆ローデ
ィング効果の影響を受けることなく面記開口部を多結晶
シリコン層により平坦に埋め込むことを可能とするもの
である。
さらに本発明は、第1のエツチング工程においてフッ素
系エツチングガスを使用し、SiFの発光スペクトルを
モニターして前記第1のエツチング工程の終点判定を行
うことにより、前記開口部を多結晶シリコン層により平
坦に埋め込むプロセスを高精度に行うことを可能とする
ものである。
さらに本発明は、第1のエツチング工程によりエツチン
グ室内のクリーニングを行うことにより、ひとつのエツ
チング室内で複数のウェハに対する連続処理が行われる
場合にも、残留堆積物による汚染を排して常にクリーン
なプロセスを進行させることを可能とするものである。
〔従来の技術〕
近年、VLSI、(JLSr等の半導体装置の分野にお
いては高集積化、高性能化を目指して二次元方向の微細
化のみならず三次元方向の集積化が進行しており、多層
配線を実現するために高アスペクト比のコンタクトホー
ルやピアホールを導電材料で埋め込んで基体の表面を平
坦化する穴埋め技術が必須となっている。この穴埋め技
術としては、選択タングステン法やブランケットタング
ステン法等のように金属で埋め込む方法、あるいは多結
晶シリコンを堆積後、エッチバックにより埋め込む方法
等が提案されている。
タングステン等の金属により埋め込む方法には、埋め込
み部(プラグ部)自身の抵抗が低いこと、および下地拡
散層の導電型に無関係に形成できる等の長所がある反面
、選択タングステン法ではその選択性の確保が難しく、
またブランケットタングステン法ではタングステンとS
iO□との密着性が低いという問題があり、いずれも量
産に耐えるレベルには達していない。
一方、多結晶シリコンにより埋め込む方法には、プラグ
自身の抵抗が比較的高く、また上拡散層の導電型に応じ
た不純物を導入しなければならずプロセスが長くなる等
の欠点はある反面、既存のプロセスが通用できるために
信転性の高い処理を行うことができるという長所がある
。しかも、セミコンダクター・ワールド1989年12
月号、 103〜105ページに報告されているように
、近年では不純物の導入に際してイオン注入を行う際の
イオン種と注入エネルギーを最適に選択することにより
、多結晶シリコンによる低抵抗プラグの形成も可能とな
っている。したがって、現状では多結晶シリコンによる
穴埋めの方が現実的であると言わざるを得ない。
従来、たとえば絶縁膜に形成されたコンタクトホール、
ピアホール等の潴口部に多結晶シリコンを平坦に埋め込
むには、−aに次のような方法がとられている。
すなわち、まず第2図(A)に示すように、予め1を導
体基板(11)上にStow等からなり開口部(13)
を有する絶U膜(12)が形成され、さらに少なくとも
上記開口部(13)を覆って多結晶シリコン層(14)
を形成して基体表面を略平坦化する。
次に、多結晶シリコン層(14)のエッチバックを行う
、このとき、上記絶縁膜(12)の表面が露出した時点
をもってエッチバックを終了すれば、上記開口部(13
)が多結晶シリコン層(14)により平坦に埋め込まれ
た状態が達成されるはずである。
〔発明が解決しようとする課題〕
しかしながら、実際に多結晶シリコン層のエッチバック
を行ってみると、残り膜厚の制御性が低く、開口部(1
3)が多結晶シリコン層(14)により平坦に埋め込ま
れた状態を達成するのは困難であることがわかる。たと
えば、エツチングガスとしてフロン等のフッ素系ガスを
使用した場合、処理の均一性、エツチング速度、再現性
等は極めて良好であるが、絶縁膜(12)上の多結晶シ
リコン層(14)が除去されたと同時に、過剰となった
フッ素ラジカルが開口部(13)に集中する。このため
、第2図(B)に示すように、わずかなオーバーエツチ
ングによっても本来プラグ部となるべき開口部(13)
内の多結晶シリコン層(14)が大幅に浸食され、場合
によっては半導体基板(11)にも損傷が及ぶことがし
ばしば経験される。これは、いわゆるローディング効果
の逆の効果(局所的にエツチング速度が増大する)であ
ることから、逆ローディング効果とも呼ばれている。
かかる逆ローディング効果を防止するために、エツチン
グガスを塩素系ガスとすることも考えられるが、やはり
問題点が多い、塩素系ガスは自発的には多結晶シリコン
層をエツチングすることが困難で、イオン衝撃によって
より効果的にエツチング反応に関与することができる。
したがって、エツチング速度が遅い上、イオン衝撃によ
り生起される多結晶シリコン層の表面状態9あるいはエ
ツチング室内の水分や堆積物等の存在によりエツチング
の進行状況が変動し、再現性が低下し易い。
そこで本発明は、これらの問題点を解決し、多結晶シリ
コン層による穴埋めを高速にかつ高い制御性および再現
性をもって行う方法を堤供することを目的とする。
〔課題を解決するための手段〕
本発明者は上述の目的を達成するために鋭意検討を行っ
た結果、下地が露出する直前もしくは該下地の一部が露
出し始める時点までのエツチングはエツチング速度が速
く、かつ均一性、再現性に優れる過程により進行させ、
その後の基体表面を平坦化するためのオーバーエツチン
グは残り膜厚の制御性に優れる過程により進行させれば
、全体として高速で均一性、再現性、制jB性に優れる
多結晶シリコン層のエツチングが可能となることを見出
した。この場合、2種類の過程にもとづくエツチングの
切り換え時期を鋭敏に十1定することが必要となるが、
本発明者は前半の過程におけるエツチングガスとしてフ
ッ素系ガスを使用してStFの発光スペクトルをモニタ
ーすれば、これが可能となることも見出した。さらに、
前半の過程においてエツチング室内の堆積物を除去する
反応を同時に進行させれば、複数のウェハに対する連続
処理を行うに際しても常にクリーンなプロセスが進行す
ることも見出した。
本発明は、上述の知見にもとづいて提案されるものであ
る。
すなわち、本発明の第1の発明にかかるドライエツチン
グ方法は、開口部を有する下地を被覆して形成された多
結晶シリコン層のエッチバックを行うドライエツチング
方法であって、主としてラジカル反応を進行させるエツ
チング条件により前記下地の表面の一部が露出するかも
しくは露出する直前まで多結晶シリコン層のエッチバッ
クを行う第1のエツチング工程と、堆積反応とエツチン
グ反応とを競合させ得る条件により前記開口部が前記多
結晶シリコン層により平坦に埋め込まれた状態となるま
でエッチバックを行う第2のエツチング工程を有するこ
とを特徴とするものである。
さらに、本発明の第2の発明にかかるドライエツチング
方法は、同じく開口部を有する下地を被覆して形成され
た多結晶シリコン層のエッチバックを行うドライエツチ
ング方法であって、主としてラジカル反応を進行させる
エツチング条件により前記下地の表面の一部が露出する
かもしくは露出する直前まで多結晶シリコン層のエッチ
バックを行う第1のエツチング工程と、主としてイオン
支援反応を進行させるエツチング条件により前記開口部
が前記多結晶シリコン層により平坦に埋め込まれた状態
となるまでエッチバックを行う第2のエツチング工程を
有することを特徴とするものである。
さらに、本発明の第3の発明にかかるドライエツチング
方法は、前記第1のエツチング工程においてフッ素系エ
ツチングガスを使用し、SiFの発光スペクトルをモニ
ターすることにより前記第1のエツチング工程の終点判
定を行うことを特徴とするものである。
さらに、本発明の第4の発明にかかるドライエツチング
方法は、前記第1のエツチング工程によりエツチング室
内のクリーニングを行うことを特徴とするものである。
〔作用〕
−1>にエツチング反応においては、ラジカル反応によ
り高速に進行する過程、堆積を伴う過程、イオン支援に
より比較的低速で進行する過程等の様々な過程が複雑に
組合わさっている0本発明は、多結晶シリコン層のエッ
チバックを行うドライエツチング方法において、上記エ
ッチバックの工程を第1の工・ンチング工程と第2のエ
ツチング工程の2段階に分け、各工程において上述の過
程の長所を活かす工夫を行ったものである。以下、上記
第1および第2のエツチング工程において行われるエツ
チングを、それぞれ第1のエツチングおよび第2のエツ
チングと称することにする。
本発明では、まず下地が露出するかもしくは露出する直
前までエッチバックを行う第1のエツチング工程におい
て、主としてラジカル反応が進行する条件を採用してい
る。この工程では、フッ素ラジカルのように多結晶シリ
コンの結晶格子中もしくは結晶粒界内に容易に侵入する
ことが可能な程度の大きさのラジカルが主なエツチング
種となり、外部からエネルギーを与えられなくとも自発
的にシリコンと反応してこれをエツチングする。
したがって、第1のエツチングは高速に進行し、かつエ
ッチング室内の水分や堆積物等の影響を受けることが少
ないので均一性および再現性に極めて優れている。
本発明ではさらに、下地に設けられた開口部が多結晶シ
リコンにより平坦に埋め込まれた状態となるまでエッチ
バック(オーバーエツチング)を行う第2のエツチング
工程において、より低速でエッチングが進行する条件を
採用している。かかる条件とは、第1の発明では堆積反
応とエツチング反応とを競合させ得る条件、また第2の
発明ではイオン支援反応が進行する条件である。すなわ
ち、第1の発明ではツチング反応を堆積反応を共存させ
ることにより正味のエツチング速度を減することにより
、また第2の発明では外部エネルギーを与えないと自発
的にはエツチング反応が進行しにくい系でエツチング速
度を減することにより、いずれも残り膜厚の制iTJ性
を高めているわけである。したがって、第2のエツチン
グでは、オーバーエツチング時に開口部の内部に埋め込
まれた多結晶シリコンN(プラグ部)が急速にエツチン
グ除去されることが防止され、平坦な穴埋めを再現性良
く行うことができるようになる。第2のエツチングは均
一性5再現性にはやや劣るものの、本発明においては大
部分のエッチバックが既に均一性、再現性に優れる第1
のエツチングにより終了しているので、実質的に問題は
無い。
ところで、本発明のドライエツチング方法は、第1のエ
ツチングの終点が鋭敏に判定されてこそ最大の効果を発
揮するものである。いま、第1のエツチング工程におい
てフッ素系エツチングガスを使用し、多結晶シリコン層
と下地との間の選択比を十分大きくとって第1のエツチ
ングを開始すると、多結晶シリコン層のエツチングが進
行している間は揮発性のSiFが一定の割合で発生する
したがって、波長440nmにおけるSiFの発光スペ
クトルをモニターすると、一定強度のピークが継続して
観測される。しかし、下地の一部が露出し始めると、上
記ピークの強度は急速に減少し始め、下地がほぼ露出し
終わると被エツチング面積が減少するためにピーク強度
は低いレベルにとどまる0通常のエツチングでは、この
低いレベルにとどまった点をもって終点としているが、
本発明の場合はこれでは遅すぎるので、始めにピーク強
度が減少し始める時点をもって終点とする。この時点は
、二次微分等の適当な電気信号処理方法により判定する
ことができる。
さらに本発明によれば、各エツチング工程におけるエツ
チングガス系を適切に選択すれば、第1のエツチング工
程によりエツチング室内のクリーニングを行うことも可
能となる。このクリーニング効果は、複数のウヱハに対
する連続処理を行う場合に極めて意義の大きいものであ
る。すなわち、第2のエツチング工程では、使用される
エツチングガス系の種類によっては炭素系やシリコン系
のポリマーがエッチング室内に残留することが考えられ
るが、第1のエツチング工程において堆積反応の可能性
を特に減じたエツチングガス系を使用すれば、この工程
において発生するラジカル種が残留堆積物を効率良く揮
発性物質に変化させてこれを除去するので、常にクリー
ンなプロセスを進行させることが可能となる。
したがって、本発明のドライエツチングは全体として高
速で、しかも高い均一性、再現性をもって行われるよう
になる。
〔実施例〕
以下、本発明の好適な実施例について、図面を参照しな
がら説明する。
実施例1 本実施例は、本発明の第1の発明および第3の発明を適
用し、絶縁膜に開口された開口部へ多結晶シリコンを平
坦に埋め込む例である。この工程を第1図(A)ないし
第1図(C)を参照しながら説明する。
まず第1図(A)に示すように、シリコン等からなる半
導体基板(1)上に例えば酸化シリコンからなる絶縁膜
(2)を形成し、パターニングを行って開口部(3)を
形成する0次に、被覆性に優れるCVD法等の真空薄膜
形成技術により全面に多結晶シリコン層(4)を被着形
成し、基体の表面を略平坦化する。
次に、第1のエツチングとして多結晶シリコンN(4)
のエツチングを行った。上記第1のエツチングは高周波
バイアス印加型ECR(電子サイクロトロン共鳴)エツ
チング装置を使用して行い、その条件はたとえばSF、
流量30 SCCM、 C1Cl!5F3(フロン11
3)流fi305CCM、  ガス圧10 mTorr
マイクロ波パワー850 W、高周波バイアス30 W
とした。この工程では、フッ素ラジカルを主なエツチン
グ種とする反応が進行し、エツチング速度は6000人
/分と速く、均一性も±2%で前後と良好であった。ま
た、このエツチング中、波長440nmにおけるSiF
の発光スペクトル強度を連続的にモニターし、その強度
が減少しはじめた点をもって第1のエツチングの終点と
した。このときの基体は、第1図(B)に示すように、
絶縁膜(2)が基体表面に所々露出した状態を呈してい
た。
次に、基体の表面を平坦化するための第2のエツチング
を行った。この条件は、たとえばSF。
流175CCM、  CよC15F3<フロン113)
流量535CCM、ガス圧10 +5Torr、マイク
ロ波パワー850W。
高周波バイアス100Wとした。ここで使用されたエツ
チングガスは、上記第1のエツチングで使用されたもの
と成分は同じであるが、その流量比を変化させて炭素系
ポリマーを堆積させ得るC、CZ。
F、を多くしたものである。これにより、エツチング反
応と堆積反応が競合する条件が達成され、2000人/
分という比較的遅いエツチング速度にて、均一性が±5
%程度のエツチングを行うことができ、第1図(C)に
示すように、基体の表面が極めて良好に平坦化された。
この場合、エツチング速度が滅しられて残り膜厚の94
m性が向上しているので、開口部(3)内部のプラグ部
(4a)が浸食されることはなかった。なお、この第2
のエッチングは、エツチング速度および均一性が第1の
エツチングよりも低いように思われるが、大部分のエツ
チングが既に終了した後のオーバーエツチングを目的と
するため実質的に問題はなく、プロセス全体としては十
分な高速性と均一性が達成される。
ところで、各エツチング工程において使用されるエツチ
ングガスは、所望の条件を達成し得るガスであれば広範
囲の物質の中から選ぶことができる。しかし、上述のよ
うに両エッチング工程で同一成分からなる混合エツチン
グガスを使用し、その流量比を変化させるだけで各工程
における反応様式を切り換えることができれば、極めて
実用性の高いドライエツチング方法が得供される。この
場合、フッ素ラジカルの供給源となるガスとしては上述
のSF、の他にNF3. CI!、Fl等が、また、炭
素系ポリマーを堆積させ得るガスとしては上述0)Cz
ClxFx (707113)(7)他ニCt Cl 
NF4(フロン114)、CHF1.CIIzFz、C
H,lFCz F b 、  C3F m 、  Ca
 F +。、CC1,、CC1,F。
CCf! z F !等が使用できる。
ここで、本実施例のような堆積性ガスを使用すると、第
2のエツチングの終了後にはエツチング室内に炭素系ポ
リマー等の堆積物が残留し、これが汚染の原因となって
、特にひとつのエツチング室内において連続処理が行わ
れるような場合に再現性の低下が生ずるように一見思わ
れる。しかし、かかる残留堆積物は次の第1のエツチン
グ工程においてフッ素ラジカルにより大部分が揮発性物
質に変化して除去されるので、常にクリーンなプロセス
を進行させることができた。
実施例2 本実施例では、上述の実施例1と同様の埋め込みを本発
明の第2の発明および第3の発明を適用して行った。す
なわち、実施例1と同様に第1のエッチングを行って基
体を第1図(B)に示す状態とした後、第2のエツチン
グとしてイオン支援反応を進行させる条件を設定し、オ
ーバーエッチ゛/グ+11った。この条件は、たとえば
BClx fLfi130 SCCM、 Cj! を流
量20 SCCM、ガス圧10 mTorr+マイクロ
波パワー850W、高周波バイアス100Wとした。か
かるエツチングにより、やはり第1図(C)に示すよう
に、多結晶シリコン層のプラグ部(4a)で開口部(3
)を平坦に埋め込むことができた。
実施例3 本実施例では、上述の実施例】と同様の埋め込みを本発
明の第2の発明および第4の発明を適用して行った。
まず、第1のエツチングをSF、ガス単独で行い、基体
を第1図(B)に示す状態とした。このときの条件は、
たとえばS F h ′/li’lt 60 SCC列
、ガス圧10 *Torr+ マイクロ波パワー+11
50 W 、高周波バイアス100Wとした。
次に、第2のエツチングとして前述の実施例2と同様の
条件によるエツチングを行い、第1図(C)に示すよう
に、多結晶シリコン層のプラグ部(4a)で開口部(3
ンを平坦に埋め込むことができた。
ここで、第1のエツチング工程において実施例1もしく
は実施例2のようにCz Cl 3 F !を併用せず
にSF、を単独で使用したのは、該第1のエツチング工
程によるエツチング室内のクリーニング効果を高めるた
めである。すなわち、上述の第2のエツチング工程にお
いてB Cl s / Cl z系の混合ガスを使用す
ると、エツチング反応生成物であるS i C1mがエ
ツチング室内の石英製の部材から放出される酸素と反応
して副生されたSin。
も残留堆積物となる可能性がある。そこで、第1のエツ
チングは堆積の可能性を極力排した条件で行うことが一
層効果的だからである。これにより、連続処理において
も極めてクリーンなプロセスが再現性良く進行した。
なお、上述の各実施例ではいずれも第1のエツチング工
程と第2のエツチング工程との間で使用するエツチング
ガス系の組成もしくは流量比を切り換えているが、他の
条件の変化によりラジカル反応主体の過程とイオン支援
反応主体の過程を切り換えることもできる。一般には、
ガス圧を高くかつ高周波バイアスを低く設定すればラジ
カル反応主体の過程を進行させ、逆にガス圧を低くかつ
高周波バイアスを高く設定すればイオン支援反応主体の
過程を進行させることができる。
また、上述の各実施例は多結晶シリコンによるコンタク
トホールやピアホールの穴埋めを想定したものであるが
、本発明はこれらの実施例に限定されるものではなく、
たとえば単結晶シリコン基板に形成されたトレンチを薄
い絶縁層を介して多結晶シリコンにより穴埋めし、キャ
パシタを形成する場合にも同様に適用することができる
〔発明の効果〕
以上の説明からも明らかなように、本発明を適用すれば
、開口部を有する下地を被覆して形成された多結晶シリ
コン層のエッチバックを2段階に分けることにより、い
わゆる逆ローディング効果の影響を受けることなく高速
に前記開口部を多結晶シリコン層により平坦に埋め込む
ことが可能となる。しかも、最初のエッチバックにおい
て主としてラジカル反応が進行するために、連続処理に
おいても常にクリーンで再現性の高いプロセスが進行す
る。したがって、本発明のドライエツチング方法を半導
体装置の製造に適用すれば、高集積度、高信頼性を有す
る半導体装置を高い生産性および歩留りをもって提供す
ることができる。
【図面の簡単な説明】
第1図(A)ないし第1図(C)は本発明のドライエツ
チング方法の一例をその工程順にしたがって説明する概
略断面図であり、第1図(A)は絶縁膜、開口部、多結
晶シリコン層の形成工程、第1図(B)は第1のエツチ
ングによる多結晶シリコン層のエッチバック工程、第1
図(C)は第2のエツチングによるプラグ部の形成工程
をそれぞれ示す、第2図(A)および第2図(B)は従
来の一般的な多結晶シリコン層のエッチバック工程にお
ける問題点を説明するための概略断面図であり、第2図
(A)は絶縁膜、開口部、多結晶シリコン層の形成工程
、第2図(B)はエッチバック終了時の開口部内におけ
る浸食状態をそれぞれ示す。 ■ ・・・半導体基板 2 ・・・絶縁膜 3 ・・・開口部 4 ・・・多結晶シリコン層 4a・・・プラグ部

Claims (4)

    【特許請求の範囲】
  1. (1)開口部を有する下地を被覆して形成された多結晶
    シリコン層のエッチバックを行うドライエッチング方法
    において、 主としてラジカル反応を進行させるエッチング条件によ
    り前記下地の表面の一部が露出するかもしくは露出する
    直前まで多結晶シリコン層のエッチバックを行う第1の
    エッチング工程と、 堆積反応とエッチング反応とを競合させ得る条件により
    前記開口部が前記多結晶シリコン層により平坦に埋め込
    まれた状態となるまでエッチバックを行う第2のエッチ
    ング工程を有することを特徴とするドライエッチング方
    法。
  2. (2)開口部を有する下地を被覆して形成された多結晶
    シリコン層のエッチバックを行うドライエッチング方法
    において、 主としてラジカル反応を進行させるエッチング条件によ
    り前記下地の表面の一部が露出するかもしくは露出する
    直前まで多結晶シリコン層のエッチバックを行う第1の
    エッチング工程と、 主としてイオン支援反応を進行させるエッチング条件に
    より前記開口部が前記多結晶シリコン層により平坦に埋
    め込まれた状態となるまでエッチバックを行う第2のエ
    ッチング工程を有することを特徴とするドライエッチン
    グ方法。
  3. (3)前記第1のエッチング工程においてフッ素系エッ
    チングガスを使用し、SiFの発光スペクトルをモニタ
    ーすることにより前記第1のエッチング工程の終点判定
    を行うことを特徴とする請求項1または請求項2記載の
    ドライエッチング方法。
  4. (4)前記第1のエッチング工程によりエッチング室内
    のクリーニングを行うことを特徴とする請求項1〜請求
    項3のいずれか1項記載のドライエッチング方法。
JP1337503A 1989-12-26 1989-12-26 埋め込みプラグの製造方法 Expired - Fee Related JP3044728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337503A JP3044728B2 (ja) 1989-12-26 1989-12-26 埋め込みプラグの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337503A JP3044728B2 (ja) 1989-12-26 1989-12-26 埋め込みプラグの製造方法

Publications (2)

Publication Number Publication Date
JPH03196625A true JPH03196625A (ja) 1991-08-28
JP3044728B2 JP3044728B2 (ja) 2000-05-22

Family

ID=18309269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337503A Expired - Fee Related JP3044728B2 (ja) 1989-12-26 1989-12-26 埋め込みプラグの製造方法

Country Status (1)

Country Link
JP (1) JP3044728B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274170A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体装置の製造方法
KR100525118B1 (ko) * 1999-08-26 2005-11-01 주식회사 하이닉스반도체 반도체 메모리셀 형성방법
JP2006190945A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子のランディングプラグコンタクト形成方法
JP2013106050A (ja) * 2011-11-14 2013-05-30 Spts Technologies Ltd エッチング装置及び方法
US9640370B2 (en) 2011-11-14 2017-05-02 Spts Technologies Limited Etching apparatus and methods
WO2026003905A1 (ja) * 2024-06-24 2026-01-02 株式会社日立ハイテク プラズマ処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274170A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体装置の製造方法
KR100525118B1 (ko) * 1999-08-26 2005-11-01 주식회사 하이닉스반도체 반도체 메모리셀 형성방법
JP2006190945A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子のランディングプラグコンタクト形成方法
JP2013106050A (ja) * 2011-11-14 2013-05-30 Spts Technologies Ltd エッチング装置及び方法
US9640370B2 (en) 2011-11-14 2017-05-02 Spts Technologies Limited Etching apparatus and methods
WO2026003905A1 (ja) * 2024-06-24 2026-01-02 株式会社日立ハイテク プラズマ処理方法

Also Published As

Publication number Publication date
JP3044728B2 (ja) 2000-05-22

Similar Documents

Publication Publication Date Title
JP3213820B2 (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
US4952274A (en) Method for planarizing an insulating layer
JPH10275800A (ja) プラズマエッチングする方法
EP0177105A2 (en) Method for providing a semiconductor device with planarized contacts
JPH05102107A (ja) 半導体装置の製造方法
US20030224580A1 (en) Novel deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to less than or equal to 0.10 microns
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
US20020187643A1 (en) Plasma treatment system
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
US7615494B2 (en) Method for fabricating semiconductor device including plug
JPH03196625A (ja) 埋め込みプラグの製造方法
JPWO2000039845A1 (ja) コンタクトホールの形成方法
JP2574045B2 (ja) プラズマ散乱現象を利用した蝕刻方法
TW434744B (en) Method of plasma etching doped polysilicon layers with uniform etch rates
JPH04264729A (ja) 金属薄膜の平坦化形成方法
JP2000058643A (ja) プラグの形成方法
JPH02257640A (ja) 半導体素子の製造方法
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
US6627492B2 (en) Methods of forming polished material and methods of forming isolation regions
US5940730A (en) Method of forming a contact hole of a semiconductor device
JPH09172017A (ja) 半導体装置の製造方法
JP2001077193A (ja) コンタクトの形成方法
CN112701041A (zh) 半导体结构及其形成方法
JP3191477B2 (ja) 配線構造およびその製造方法
JPH0353532A (ja) 多層配線形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees