JPH08274170A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08274170A JPH08274170A JP9585795A JP9585795A JPH08274170A JP H08274170 A JPH08274170 A JP H08274170A JP 9585795 A JP9585795 A JP 9585795A JP 9585795 A JP9585795 A JP 9585795A JP H08274170 A JPH08274170 A JP H08274170A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring
- film
- connection port
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 229910000838 Al alloy Inorganic materials 0.000 description 19
- 239000000758 substrate Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 fluorocarbon compound Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 下層配線に接続口に対するマージンを設けな
くても、下層配線−上層配線間の接続を良好に行いうる
ようにする。 【構成】 シリコン基板１１上にシリコン酸化膜１２、
下層配線となる多結晶シリコン膜１３、ＢＰＳＧ膜１４
を形成する〔（ａ）図〕。開口部を有するフォトレジス
ト膜１５を形成し〔（ｂ）図〕、これをマスクに、開口
部のサイズによるエッチング速度差が少なくかつエッチ
ング速度の大きい条件にて、多結晶シリコン膜１３の表
面が現れる直前までエッチングする〔（ｃ）図〕。その
後、サイズの大きい開口部でのエッチング速度がサイズ
の小さい開口部でのエッチング速度より十分大きい条件
でエッチングを行う〔（ｄ）図〕。バリアメタル層１
６、Ａｌ合金膜１７からなる上層配線を形成する
〔（ｅ）図〕。
くても、下層配線−上層配線間の接続を良好に行いうる
ようにする。 【構成】 シリコン基板１１上にシリコン酸化膜１２、
下層配線となる多結晶シリコン膜１３、ＢＰＳＧ膜１４
を形成する〔（ａ）図〕。開口部を有するフォトレジス
ト膜１５を形成し〔（ｂ）図〕、これをマスクに、開口
部のサイズによるエッチング速度差が少なくかつエッチ
ング速度の大きい条件にて、多結晶シリコン膜１３の表
面が現れる直前までエッチングする〔（ｃ）図〕。その
後、サイズの大きい開口部でのエッチング速度がサイズ
の小さい開口部でのエッチング速度より十分大きい条件
でエッチングを行う〔（ｄ）図〕。バリアメタル層１
６、Ａｌ合金膜１７からなる上層配線を形成する
〔（ｅ）図〕。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線を有する半導体装置の製造方法に関
するものである。
関し、特に多層配線を有する半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】従来から、半導体装置は微細化及び配線
の多層化により高集積化、高速化が図られてきたが、今
後ともこの傾向は続くと思われる。これまでの多層配線
においては、図５に示すように、下層配線５１と上層配
線５３とを接続口５２を介して接続するとき、接続口５
２が下層配線５１からはみ出さないように重なりのマー
ジンが設けられていた。
の多層化により高集積化、高速化が図られてきたが、今
後ともこの傾向は続くと思われる。これまでの多層配線
においては、図５に示すように、下層配線５１と上層配
線５３とを接続口５２を介して接続するとき、接続口５
２が下層配線５１からはみ出さないように重なりのマー
ジンが設けられていた。
【０００３】高集化を進めるためには配線ピッチも小さ
くする必要があるが、配線ピッチを小さくするには配線
幅や配線間隔を小さくするだけではなく、接続口の領域
も小さくする必要がある。しかし、接続口を小さくする
のは、接続口の加工が困難となったり、接続抵抗が増大
する等の理由により、限界があるため、配線層と接続口
の重なりのマージンも小さくする必要があり、サブミク
ロンデバイス以降では重なりのマージンは０．１μｍ以
下となっており、さらに、図６に示すマージン０の状態
に限りなく近づく。
くする必要があるが、配線ピッチを小さくするには配線
幅や配線間隔を小さくするだけではなく、接続口の領域
も小さくする必要がある。しかし、接続口を小さくする
のは、接続口の加工が困難となったり、接続抵抗が増大
する等の理由により、限界があるため、配線層と接続口
の重なりのマージンも小さくする必要があり、サブミク
ロンデバイス以降では重なりのマージンは０．１μｍ以
下となっており、さらに、図６に示すマージン０の状態
に限りなく近づく。
【０００４】これに対して、配線層と接続口の重ね合せ
の精度は、向上してきているとはいえ、現状では０．１
μｍ以下に抑えるのは困難である。特に、高集積化に伴
ってチップサイズが大きくなった場合、露光装置にレン
ズのディストーション（ゆがみ）等があるため、チップ
全面にわたって高い重ね合わせ精度を維持することは極
めて困難となる。すなわち、重ね合わせの精度よりも、
重なりのマージンの方が小さくなり、図７に示すよう
に、接続口５２が下層配線５１からはみ出すようになっ
てくる。
の精度は、向上してきているとはいえ、現状では０．１
μｍ以下に抑えるのは困難である。特に、高集積化に伴
ってチップサイズが大きくなった場合、露光装置にレン
ズのディストーション（ゆがみ）等があるため、チップ
全面にわたって高い重ね合わせ精度を維持することは極
めて困難となる。すなわち、重ね合わせの精度よりも、
重なりのマージンの方が小さくなり、図７に示すよう
に、接続口５２が下層配線５１からはみ出すようになっ
てくる。
【０００５】以下に、接続口が下層配線からはみ出した
場合の、従来の多層配線の形成方法について図面を用い
て説明する。図８（ａ）〜（ｅ）は、従来技術の主要工
程段階を示す工程順断面図である。まず、トランジスタ
等の半導体素子が形成されたシリコン基板４１上に、Ｃ
ＶＤ法によりＢＰＳＧ（Boro-Phospho-Silicate Glass:
ボロン・リンガラス）膜４２を形成し、その上にＡｌに
０．５％の銅を添加したＡｌＣｕ合金を用いて、第１の
Ａｌ配線４３を形成する〔図８（ａ）〕。
場合の、従来の多層配線の形成方法について図面を用い
て説明する。図８（ａ）〜（ｅ）は、従来技術の主要工
程段階を示す工程順断面図である。まず、トランジスタ
等の半導体素子が形成されたシリコン基板４１上に、Ｃ
ＶＤ法によりＢＰＳＧ（Boro-Phospho-Silicate Glass:
ボロン・リンガラス）膜４２を形成し、その上にＡｌに
０．５％の銅を添加したＡｌＣｕ合金を用いて、第１の
Ａｌ配線４３を形成する〔図８（ａ）〕。
【０００６】次に、プラズマを用いた化学気相成長（Ｐ
Ｅ−ＣＶＤ）法により酸化シリコンを成長させ、層間絶
縁膜としてプラズマ酸化膜４４を形成する。このプラズ
マ酸化膜４４上にスピンオングラス（ＳＯＧ）を塗布し
たり、フォトレジスト膜を形成した後にエッチバックし
たり、あるいは化学的機械的研磨（ＣＭＰ）法により研
磨することにより、その表面を平坦化する〔図８
（ｂ）〕。次に、フォトレジスト膜４５をプラズマ酸化
膜４４上に塗布し、ステッパー等の露光機を用い、接続
口のパターンを露光した後、現像して、フォトレジスト
膜４５の所定の位置に開口を形成する〔図８（ｃ）〕。
Ｅ−ＣＶＤ）法により酸化シリコンを成長させ、層間絶
縁膜としてプラズマ酸化膜４４を形成する。このプラズ
マ酸化膜４４上にスピンオングラス（ＳＯＧ）を塗布し
たり、フォトレジスト膜を形成した後にエッチバックし
たり、あるいは化学的機械的研磨（ＣＭＰ）法により研
磨することにより、その表面を平坦化する〔図８
（ｂ）〕。次に、フォトレジスト膜４５をプラズマ酸化
膜４４上に塗布し、ステッパー等の露光機を用い、接続
口のパターンを露光した後、現像して、フォトレジスト
膜４５の所定の位置に開口を形成する〔図８（ｃ）〕。
【０００７】次に、フォトレジスト膜４５をマスクにド
ライエッチング法により、プラズマ酸化膜４４を第１の
Ａｌ配線４３に達するまでエッチングする〔図８
（ｄ）〕。従来、この種のドライエッチング法では、サ
イズの違う接続口のエッチング速度をできるだけ同じに
し、小さな接続口ほどエッチング速度の小さくなるマイ
クロローディング効果を抑えた条件を用いていた。
ライエッチング法により、プラズマ酸化膜４４を第１の
Ａｌ配線４３に達するまでエッチングする〔図８
（ｄ）〕。従来、この種のドライエッチング法では、サ
イズの違う接続口のエッチング速度をできるだけ同じに
し、小さな接続口ほどエッチング速度の小さくなるマイ
クロローディング効果を抑えた条件を用いていた。
【０００８】このようなマイクロローディング効果を抑
制する方法としては、例えば、特開平５−２８３３７４
号公報に示されているように、Ｃn Ｆm で表わされるフ
ルオロカーボン化合物と酸素によりエッチングする方法
や、ＣＨＦ3 とＡｒガスを用い基板を−６０℃〜１８℃
程度の低温にしてエッチングする方法（この方法はジャ
パニーズ ジャーナル オブ アプライド フィズィッ
クス ３１巻 １９９２年 パート１ 第４３７０〜４
３７５頁（Jpn.J.Appl.Phys.Vol.31（１９９２）Part1
pp.4370-4375）の「サプレッション オブ マイクロロ
ーディング エフェフトバイ ローテムペラチャー Ｓ
ｉＯ2 エッチング」（Suppression ofMicroloading Eff
ect by Low-Temperature SiO2 Etching）に示されてい
る。）等が提案されている。
制する方法としては、例えば、特開平５−２８３３７４
号公報に示されているように、Ｃn Ｆm で表わされるフ
ルオロカーボン化合物と酸素によりエッチングする方法
や、ＣＨＦ3 とＡｒガスを用い基板を−６０℃〜１８℃
程度の低温にしてエッチングする方法（この方法はジャ
パニーズ ジャーナル オブ アプライド フィズィッ
クス ３１巻 １９９２年 パート１ 第４３７０〜４
３７５頁（Jpn.J.Appl.Phys.Vol.31（１９９２）Part1
pp.4370-4375）の「サプレッション オブ マイクロロ
ーディング エフェフトバイ ローテムペラチャー Ｓ
ｉＯ2 エッチング」（Suppression ofMicroloading Eff
ect by Low-Temperature SiO2 Etching）に示されてい
る。）等が提案されている。
【０００９】この方法により、配線幅０．４μｍのＡｌ
配線上に０．３μｍ×０．３μｍの接続口を形成するも
のとすると、重なりのマージンは片側に０．０５μｍし
かなく、現在の量産技術ではウェハ上のすべての接続口
を０．０５μｍ以下のずれでＡｌ配線に重ね合わせるこ
とは不可能であり、Ａｌ配線から接続口が０．０５〜
０．１μｍ程度はみ出してしまう所が発生する。
配線上に０．３μｍ×０．３μｍの接続口を形成するも
のとすると、重なりのマージンは片側に０．０５μｍし
かなく、現在の量産技術ではウェハ上のすべての接続口
を０．０５μｍ以下のずれでＡｌ配線に重ね合わせるこ
とは不可能であり、Ａｌ配線から接続口が０．０５〜
０．１μｍ程度はみ出してしまう所が発生する。
【００１０】また、接続口のエッチングは、層間絶縁膜
の膜厚の違いやばらつき、あるいはエッチング速度のば
らつきがあるため、接続口を確実にＡｌ配線まで達っす
るようにするため、最も深い接続口のエッチングがちょ
うど終了すると思われるエッチング時間の１．５〜２倍
の時間エッチングするのが一般的である。
の膜厚の違いやばらつき、あるいはエッチング速度のば
らつきがあるため、接続口を確実にＡｌ配線まで達っす
るようにするため、最も深い接続口のエッチングがちょ
うど終了すると思われるエッチング時間の１．５〜２倍
の時間エッチングするのが一般的である。
【００１１】例えば、最も深い接続口の深さが１．０μ
ｍであるものとすると、厚さ１．５〜２．０μｍ程度の
シリコン酸化膜をエッチングする。この際接続口が第１
のＡｌ配線４３からはみ出した部分では、第１のＡｌ配
線の側壁のプラズマ酸化膜４４もエッチングされてしま
う〔図８（ｄ）〕。
ｍであるものとすると、厚さ１．５〜２．０μｍ程度の
シリコン酸化膜をエッチングする。この際接続口が第１
のＡｌ配線４３からはみ出した部分では、第１のＡｌ配
線の側壁のプラズマ酸化膜４４もエッチングされてしま
う〔図８（ｄ）〕。
【００１２】その後、フォトレジスト膜４５を除去し、
再びＡｌＣｕ合金膜をスパッタリング法により形成した
後、通常のリソグラフィー技術及びドライエッチング技
術により所望の形状にパターニングして第２のＡｌ配線
４６を形成し、Ａｌ２層配線の形成が完了する〔図８
（ｅ）〕。
再びＡｌＣｕ合金膜をスパッタリング法により形成した
後、通常のリソグラフィー技術及びドライエッチング技
術により所望の形状にパターニングして第２のＡｌ配線
４６を形成し、Ａｌ２層配線の形成が完了する〔図８
（ｅ）〕。
【００１３】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、半導体素子の微細化に、フォトリソグ
ラフィ技術における重ね合せ精度が追いつかず下層配線
から接続口がはみ出してしまう所が生じてしまう。とこ
ろが、接続口のエッチングを接続口のサイズにエッチン
グ速度が依存しない、すなわちマイクロローディング効
果の小さい条件にて行なっていたので、５０〜１００％
のオーバーエッチングを行なう際、下層配線の側面の層
間絶縁膜もエッチングされてしまう。
の製造方法では、半導体素子の微細化に、フォトリソグ
ラフィ技術における重ね合せ精度が追いつかず下層配線
から接続口がはみ出してしまう所が生じてしまう。とこ
ろが、接続口のエッチングを接続口のサイズにエッチン
グ速度が依存しない、すなわちマイクロローディング効
果の小さい条件にて行なっていたので、５０〜１００％
のオーバーエッチングを行なう際、下層配線の側面の層
間絶縁膜もエッチングされてしまう。
【００１４】下層配線の横まで層間絶縁膜がエッチング
されてしまうと、図８（ｅ）に示されるように、上層配
線としてＡｌ合金をスパッタリング法で形成した場合に
Ａｌ合金膜の被覆性が悪化し、接続抵抗が上昇する外、
エレクトロマイグレーション耐性、ストレスマイグレー
ション耐性が悪化して、信頼性が低下する。さらにオー
バーエッチング量が多くなると、図９に示すように、下
層配線下の絶縁膜もエッチングされ、下のシリコン基板
が露出し、上層配線と短絡してしまうという問題も起こ
る。この問題は、深さの異なる接続口がある場合、最も
深い接続口にあわせてエッチングするので、それよりも
浅い接続口で顕著となる。これらを防ぐために、下層配
線と接続口の重ね合せのマージンを大きくとると、半導
体装置のサイズが大きくなってしまい高集積化が困難と
なる。
されてしまうと、図８（ｅ）に示されるように、上層配
線としてＡｌ合金をスパッタリング法で形成した場合に
Ａｌ合金膜の被覆性が悪化し、接続抵抗が上昇する外、
エレクトロマイグレーション耐性、ストレスマイグレー
ション耐性が悪化して、信頼性が低下する。さらにオー
バーエッチング量が多くなると、図９に示すように、下
層配線下の絶縁膜もエッチングされ、下のシリコン基板
が露出し、上層配線と短絡してしまうという問題も起こ
る。この問題は、深さの異なる接続口がある場合、最も
深い接続口にあわせてエッチングするので、それよりも
浅い接続口で顕著となる。これらを防ぐために、下層配
線と接続口の重ね合せのマージンを大きくとると、半導
体装置のサイズが大きくなってしまい高集積化が困難と
なる。
【００１５】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、フォトリソグラフィ技術に
おける重ね合せ精度の不足のために下層配線から接続口
がはみ出してしまっても、下層配線の側面の絶縁膜がエ
ッチングされないようにすることであり、このことによ
り、接続口に対する下層配線のマージンが少なくなって
も、信頼性の高い多層配線を形成しうるようにしようと
するものである。
ものであって、その目的は、フォトリソグラフィ技術に
おける重ね合せ精度の不足のために下層配線から接続口
がはみ出してしまっても、下層配線の側面の絶縁膜がエ
ッチングされないようにすることであり、このことによ
り、接続口に対する下層配線のマージンが少なくなって
も、信頼性の高い多層配線を形成しうるようにしようと
するものである。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、下層配線上の層間絶縁膜の所望の
位置に、前記下層配線に達する接続口をドライエッチン
グ法により形成する工程を含む半導体装置の製造方法に
おいて、少なくとも前記接続口形成工程の最終段階にお
いては、０．１μｍ以下のサイズのドライエッチングの
エッチング速度が、前記接続口の最小サイズのエッチン
グ速度の３分の１以下である条件でエッチングすること
を特徴とする半導体装置の製造方法、が提供される。
め、本発明によれば、下層配線上の層間絶縁膜の所望の
位置に、前記下層配線に達する接続口をドライエッチン
グ法により形成する工程を含む半導体装置の製造方法に
おいて、少なくとも前記接続口形成工程の最終段階にお
いては、０．１μｍ以下のサイズのドライエッチングの
エッチング速度が、前記接続口の最小サイズのエッチン
グ速度の３分の１以下である条件でエッチングすること
を特徴とする半導体装置の製造方法、が提供される。
【００１７】そして、好ましくは、下層配線上の層間絶
縁膜の最小膜厚を越えない深さまで、接続口のサイズに
よるエッチング速度差が小さい条件にてエッチングを行
い、その後にエッチング速度差の大きい条件にてエッチ
ングを行う。このようなエッチング速度の差は、エッチ
ングガスのフッ素と炭素の比率を変化させることによ
り、生じさせる。
縁膜の最小膜厚を越えない深さまで、接続口のサイズに
よるエッチング速度差が小さい条件にてエッチングを行
い、その後にエッチング速度差の大きい条件にてエッチ
ングを行う。このようなエッチング速度の差は、エッチ
ングガスのフッ素と炭素の比率を変化させることによ
り、生じさせる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）〜（ｅ）は、本発明の第１
の実施例の主要工程段階を順に示した工程順断面図であ
る。まず、シリコン酸化膜１２で覆われたシリコン基板
１１上に膜厚約０．３μｍの多結晶シリコン膜１３によ
り、配線幅０．３μｍの第１の配線を形成する。その上
を被覆するＢＰＳＧ膜１４を１．０μｍ程度の厚さに形
成した後、窒素雰囲気中でリフロー化熱処理を行ってそ
の表面を平坦化する〔図１（ａ）〕。
て説明する。 ［第１の実施例］図１（ａ）〜（ｅ）は、本発明の第１
の実施例の主要工程段階を順に示した工程順断面図であ
る。まず、シリコン酸化膜１２で覆われたシリコン基板
１１上に膜厚約０．３μｍの多結晶シリコン膜１３によ
り、配線幅０．３μｍの第１の配線を形成する。その上
を被覆するＢＰＳＧ膜１４を１．０μｍ程度の厚さに形
成した後、窒素雰囲気中でリフロー化熱処理を行ってそ
の表面を平坦化する〔図１（ａ）〕。
【００１９】次に、フォトレジスト膜１５を塗布し、Ｋ
ｒＦエキシマレーザーを使用した縮小投影露光機（Ｋｒ
Ｆステッパー）により露光した後、現像しフォトレジス
ト膜１５の所定の位置に０．３μｍ×０．３μｍの開口
部を形成する。この時、シリコン基板１（ウェハ）の全
面にわたり全ての多結晶シリコン膜１３にフォトレジス
ト膜１５の開口部を重ね合わせることは困難であり、
０．１μｍ程度ずれてしまう個所が生じる可能性がある
〔図１（ｂ）〕。
ｒＦエキシマレーザーを使用した縮小投影露光機（Ｋｒ
Ｆステッパー）により露光した後、現像しフォトレジス
ト膜１５の所定の位置に０．３μｍ×０．３μｍの開口
部を形成する。この時、シリコン基板１（ウェハ）の全
面にわたり全ての多結晶シリコン膜１３にフォトレジス
ト膜１５の開口部を重ね合わせることは困難であり、
０．１μｍ程度ずれてしまう個所が生じる可能性がある
〔図１（ｂ）〕。
【００２０】次に、フォトレジスト膜１５をマスクとし
てＢＰＳＧ膜１４をエッチングする。エッチングは、マ
グネトロンリアクテイブイオンエッチング（ＭＲＩＥ）
装置を用い、ＣＨＦ3 とＣＯとの混合ガスをエッチング
ガスとして、圧力：４０〜７０ｍＴｏｒｒ、ＲＦパワ
ー：６００Ｗ、基板温度：７０〜１２０℃、より望まし
くは９０〜１１０℃の条件で行なう。
てＢＰＳＧ膜１４をエッチングする。エッチングは、マ
グネトロンリアクテイブイオンエッチング（ＭＲＩＥ）
装置を用い、ＣＨＦ3 とＣＯとの混合ガスをエッチング
ガスとして、圧力：４０〜７０ｍＴｏｒｒ、ＲＦパワ
ー：６００Ｗ、基板温度：７０〜１２０℃、より望まし
くは９０〜１１０℃の条件で行なう。
【００２１】この条件でＣＨＦ3 とＣＯの流量比を変化
させた時のエッチング速度の変化を図２に示す。同図に
示されるように、ＣＨＦ3 が少ない場合、０．１μｍ×
０．１μｍの開口部ではエッチングに必要なＦラジカル
が少なく、エッチングより炭素系の膜形成のほうが多い
ため、ほとんどエッチングが行われないが、０．５μｍ
×０．５μｍの開口部ではエッチング速度は大きい。と
ころが、逆にＣＨＦ3が多くなると、小さい開口部内に
もラジカルがエッチングに必要なだけ入り込み０．１μ
ｍ×０．１μｍと０．５μｍ×０．５μｍの開口部のエ
ッチング速度の差は小さくなる。
させた時のエッチング速度の変化を図２に示す。同図に
示されるように、ＣＨＦ3 が少ない場合、０．１μｍ×
０．１μｍの開口部ではエッチングに必要なＦラジカル
が少なく、エッチングより炭素系の膜形成のほうが多い
ため、ほとんどエッチングが行われないが、０．５μｍ
×０．５μｍの開口部ではエッチング速度は大きい。と
ころが、逆にＣＨＦ3が多くなると、小さい開口部内に
もラジカルがエッチングに必要なだけ入り込み０．１μ
ｍ×０．１μｍと０．５μｍ×０．５μｍの開口部のエ
ッチング速度の差は小さくなる。
【００２２】そこで、まずＣＨＦ3 ：ＣＯ＝４：１のガ
ス比率により多結晶シリコン膜１３が露出する直前まで
エッチングし〔図１（ｃ）〕、続いて、ＣＨＦ3 ：ＣＯ
＝１：３のガス比率により０．３μｍ×０．３μｍの開
口部で厚さ０．５μｍ程度をエッチングする時間だけエ
ッチングする。この時、多結晶シリコン膜３からずれた
部分は０．１μｍ以下なので、多結晶シリコン膜１３の
横は０．１μｍ以下しかエッチングされない〔図１
（ｄ）〕。
ス比率により多結晶シリコン膜１３が露出する直前まで
エッチングし〔図１（ｃ）〕、続いて、ＣＨＦ3 ：ＣＯ
＝１：３のガス比率により０．３μｍ×０．３μｍの開
口部で厚さ０．５μｍ程度をエッチングする時間だけエ
ッチングする。この時、多結晶シリコン膜３からずれた
部分は０．１μｍ以下なので、多結晶シリコン膜１３の
横は０．１μｍ以下しかエッチングされない〔図１
（ｄ）〕。
【００２３】エッチングの最初からＣＨＦ３：ＣＯ＝
１：３の条件でエッチングを行なってもよいが、この条
件では０．３μｍ×０．３μｍの開口部においてはエッ
チング速度が遅いので時間がかかり過ぎ好ましくない。
開口部が０．４μｍ×０．４μｍより大きい場合はＣＨ
Ｆ3 ：ＣＯ＝１：３の条件でも比較的大きなエッチング
速度が得られるので、最初からこの条件でエッチングし
た方がよい。通常、開口部のエッチングは５０〜１００
％程度のオーバーエッチを行なうが、１．０μｍ程度の
ＢＰＳＧ膜１４を１００％オーバーエッチングを行なっ
ても０．１μｍ以下のサイズのエッチング速度が０．３
μｍ×０．３μｍの開口部でのエッチング速度の３分の
１以下であれば、多結晶シリコン膜１３からずれた部分
は高々０．３３μｍエッチングされるだけであり、最悪
の場合でもシリコン基板１１の表面が露出してしまうよ
うなことはない。
１：３の条件でエッチングを行なってもよいが、この条
件では０．３μｍ×０．３μｍの開口部においてはエッ
チング速度が遅いので時間がかかり過ぎ好ましくない。
開口部が０．４μｍ×０．４μｍより大きい場合はＣＨ
Ｆ3 ：ＣＯ＝１：３の条件でも比較的大きなエッチング
速度が得られるので、最初からこの条件でエッチングし
た方がよい。通常、開口部のエッチングは５０〜１００
％程度のオーバーエッチを行なうが、１．０μｍ程度の
ＢＰＳＧ膜１４を１００％オーバーエッチングを行なっ
ても０．１μｍ以下のサイズのエッチング速度が０．３
μｍ×０．３μｍの開口部でのエッチング速度の３分の
１以下であれば、多結晶シリコン膜１３からずれた部分
は高々０．３３μｍエッチングされるだけであり、最悪
の場合でもシリコン基板１１の表面が露出してしまうよ
うなことはない。
【００２４】０．１μｍ以下のサイズと０．３μｍ×
０．３μｍのエッチング速度の差が大きければ大きいほ
ど、多結晶シリコン膜１３の横のエッチング量は少なく
なるのでよい結果を得ることができるが、一方で０．１
μｍ以下のサイズのエッチング速度を小さくすると、
０．３μｍ×０．３μｍの開口部でのエッチング速度も
小さくなり、実用的なエッチング速度が得られなくな
る。したがって、０．３μｍ×０．３μｍのサイズでの
エッチングを実用的なエッチング速度で行うようにし
て、両者のエッチング速度差をある程度小さくせざるを
えないが、その場合でも、０．１μｍ以下のサイズのエ
ッチング速度を０．３μｍ×０．３μｍの開口部でのエ
ッチング速度の３分の１以下に抑えることにより、本発
明の効果を得ることができる。
０．３μｍのエッチング速度の差が大きければ大きいほ
ど、多結晶シリコン膜１３の横のエッチング量は少なく
なるのでよい結果を得ることができるが、一方で０．１
μｍ以下のサイズのエッチング速度を小さくすると、
０．３μｍ×０．３μｍの開口部でのエッチング速度も
小さくなり、実用的なエッチング速度が得られなくな
る。したがって、０．３μｍ×０．３μｍのサイズでの
エッチングを実用的なエッチング速度で行うようにし
て、両者のエッチング速度差をある程度小さくせざるを
えないが、その場合でも、０．１μｍ以下のサイズのエ
ッチング速度を０．３μｍ×０．３μｍの開口部でのエ
ッチング速度の３分の１以下に抑えることにより、本発
明の効果を得ることができる。
【００２５】次に、フォトレジスト膜１５を除去し、多
結晶シリコン膜１３との接触抵抗を低下させるためのＴ
ｉ膜とシリコンとＡｌの相互拡散を防止するためのＴｉ
Ｎ膜とからなるバリアメタル層１６を設けた後、Ａｌ合
金膜１７により第２の配線を形成する〔図１（ｅ）〕。
Ａｌ合金膜１７は形成時に４５０〜５００℃程度に加熱
して流動化させ、接続口を埋め込んでもよい。また、バ
リアメタル層は必ずしも設けなくてもよい。あるいは、
Ｗ等を化学気相成長（ＣＶＤ）法により選択的に成長さ
せて接続口を埋め込んだ後、Ａｌ合金膜１７を形成する
ようにしてもよい。
結晶シリコン膜１３との接触抵抗を低下させるためのＴ
ｉ膜とシリコンとＡｌの相互拡散を防止するためのＴｉ
Ｎ膜とからなるバリアメタル層１６を設けた後、Ａｌ合
金膜１７により第２の配線を形成する〔図１（ｅ）〕。
Ａｌ合金膜１７は形成時に４５０〜５００℃程度に加熱
して流動化させ、接続口を埋め込んでもよい。また、バ
リアメタル層は必ずしも設けなくてもよい。あるいは、
Ｗ等を化学気相成長（ＣＶＤ）法により選択的に成長さ
せて接続口を埋め込んだ後、Ａｌ合金膜１７を形成する
ようにしてもよい。
【００２６】［第２の実施例］図３（ａ）〜（ｄ）は、
本発明の第２の実施例の主要工程段階を順に示した工程
順断面図である。シリコン酸化膜２２で覆われたシリコ
ン基板２１上に多結晶シリコン膜２３により第１の配線
を形成し、ＢＰＳＧ膜２４で第１の層間絶縁膜を形成し
た後、０．４μｍ程度の膜厚のＡｌ合金膜２５で配線幅
約０．３μｍの第２の配線を形成する。Ａｌ合金膜２５
は、第１の配線上とそれ以外の領域ではその高さが異な
っている。その後、ＰＥ−ＣＶＤ法により、第２の層間
絶縁膜となるプラズマ酸化膜２６を形成し、完全に平坦
化する〔図３（ａ）〕。
本発明の第２の実施例の主要工程段階を順に示した工程
順断面図である。シリコン酸化膜２２で覆われたシリコ
ン基板２１上に多結晶シリコン膜２３により第１の配線
を形成し、ＢＰＳＧ膜２４で第１の層間絶縁膜を形成し
た後、０．４μｍ程度の膜厚のＡｌ合金膜２５で配線幅
約０．３μｍの第２の配線を形成する。Ａｌ合金膜２５
は、第１の配線上とそれ以外の領域ではその高さが異な
っている。その後、ＰＥ−ＣＶＤ法により、第２の層間
絶縁膜となるプラズマ酸化膜２６を形成し、完全に平坦
化する〔図３（ａ）〕。
【００２７】プラズマ酸化膜２６の平坦化方法として
は、高密度プラズマを用いたＰＥ−ＣＶＤ法により、シ
リコン基板２１に高周波バイアスを印加しながら２．０
μｍ程度と厚く形成した後、ＣＭＰ法により、シリコン
酸化膜を１．０μｍ程度研磨する方法を用いることがで
きる。形成されたプラズマ酸化膜２６は、第１の配線と
第２の配線が重なった所では１．０μｍ、第１の配線と
重なった所では１．３〜１．４μｍ程度の厚さとなる。
は、高密度プラズマを用いたＰＥ−ＣＶＤ法により、シ
リコン基板２１に高周波バイアスを印加しながら２．０
μｍ程度と厚く形成した後、ＣＭＰ法により、シリコン
酸化膜を１．０μｍ程度研磨する方法を用いることがで
きる。形成されたプラズマ酸化膜２６は、第１の配線と
第２の配線が重なった所では１．０μｍ、第１の配線と
重なった所では１．３〜１．４μｍ程度の厚さとなる。
【００２８】次に、フォトレジスト膜２７を塗布した
後、ＫｒＦステッパーにより露光し現像して所定の位置
に０．３μｍ×０．３μｍの開口部を形成する。この
時、開口部を完全に第２の配線に重ね合わせることは困
難であり、０．１μｍ程度ずれてしまうことがある〔図
３（ｂ）〕。
後、ＫｒＦステッパーにより露光し現像して所定の位置
に０．３μｍ×０．３μｍの開口部を形成する。この
時、開口部を完全に第２の配線に重ね合わせることは困
難であり、０．１μｍ程度ずれてしまうことがある〔図
３（ｂ）〕。
【００２９】次に、フォトレジスト膜２７をマスクとし
てシリコン酸化膜２６を第１の配線と重なった第２の配
線が露出するまで、開口部のサイズによるエッチング速
度の差が少なく、エッチング速度の大きいドライエッチ
ング条件にてエッチングする〔図３（ｃ）〕。このドラ
イエッチング条件としては、たとえば、ＣＨＦ3 とＣ2
Ｆ6 の混合比を１：１にし、エッチングガス圧力：１０
０〜２００ｍＴｏｒｒ、高周波パワー：９００Ｗの条件
のリアクティブイオンエッチング法にてエッチングする
方法を用いることができる。
てシリコン酸化膜２６を第１の配線と重なった第２の配
線が露出するまで、開口部のサイズによるエッチング速
度の差が少なく、エッチング速度の大きいドライエッチ
ング条件にてエッチングする〔図３（ｃ）〕。このドラ
イエッチング条件としては、たとえば、ＣＨＦ3 とＣ2
Ｆ6 の混合比を１：１にし、エッチングガス圧力：１０
０〜２００ｍＴｏｒｒ、高周波パワー：９００Ｗの条件
のリアクティブイオンエッチング法にてエッチングする
方法を用いることができる。
【００３０】次に、ＣＨＦ3 とＣ2 Ｆ6 の混合比を２：
１にし、圧力：１００〜３００ｍＴｏｒｒ、高周波パワ
ー：９００Ｗ、基板温度：６０〜１００℃の条件にて、
第１の配線と重なっていない第２の配線が露出するまで
エッチングする。この条件では、０．１μｍ以下のサイ
ズではほとんどエッチングされため、第１の配線と重な
った第２の配線の横が深く掘られることはない〔図３
（ｄ）〕。
１にし、圧力：１００〜３００ｍＴｏｒｒ、高周波パワ
ー：９００Ｗ、基板温度：６０〜１００℃の条件にて、
第１の配線と重なっていない第２の配線が露出するまで
エッチングする。この条件では、０．１μｍ以下のサイ
ズではほとんどエッチングされため、第１の配線と重な
った第２の配線の横が深く掘られることはない〔図３
（ｄ）〕。
【００３１】この後、フォトレジスト膜２７を除去し、
第１の実施例の場合と同様に、接続口内をＡｌ合金膜で
埋め込むように形成するか、Ｗで埋め込んだ後、Ａｌ合
金膜を形成し、Ａｌ合金膜を所望の形状にパターニング
して第３の配線（図示なし）を形成する。
第１の実施例の場合と同様に、接続口内をＡｌ合金膜で
埋め込むように形成するか、Ｗで埋め込んだ後、Ａｌ合
金膜を形成し、Ａｌ合金膜を所望の形状にパターニング
して第３の配線（図示なし）を形成する。
【００３２】［第３の実施例］図４（ａ）〜（ｄ）は、
本発明の第３の実施例の主要工程段階を順に示した工程
順断面図である。シリコン酸化膜３２で覆われたシリコ
ン基板３１上に第１のＡｌ合金膜３３により第１の配線
を形成する。その上にＰＥ−ＣＶＤ法により、層間絶縁
膜となる第１のプラズマ酸化膜３４を形成し、その上に
第２のＡｌ合金膜３５により第２の配線を形成し、さら
にその上に第２のプラズマ酸化膜３６を形成し、表面を
ＣＭＰ法等により平坦化する〔図４（ａ）〕。
本発明の第３の実施例の主要工程段階を順に示した工程
順断面図である。シリコン酸化膜３２で覆われたシリコ
ン基板３１上に第１のＡｌ合金膜３３により第１の配線
を形成する。その上にＰＥ−ＣＶＤ法により、層間絶縁
膜となる第１のプラズマ酸化膜３４を形成し、その上に
第２のＡｌ合金膜３５により第２の配線を形成し、さら
にその上に第２のプラズマ酸化膜３６を形成し、表面を
ＣＭＰ法等により平坦化する〔図４（ａ）〕。
【００３３】次に、フォトレジスト膜３７を塗布し、Ｋ
ｒＦステッパーを用いて露光し、現像して所定の位置に
開口部を形成する。ここで、開口部を完全に下層配線に
重ね合わせることは困難であり、０．１μｍ程度ずれて
しまう可能性がある〔図４（ｂ）〕。本実施例の場合に
は、開口部を第２の配線に完全に重ね合わせることがで
きたとしても、第１の配線と第２の配線が若干ずれてい
ると、接続口は第１の配線とはずれてしまう。また、そ
の逆もある。次に、フォトレジスト膜３７をマスクとし
て、第２のプラズマ酸化膜３６を第２のＡｌ合金膜３５
が露出するまで、開口部のサイズによるエッチング速度
差が小さく、エッチング速度の大きいドライエッチング
条件にてエッチングする〔図４（ｃ）〕。
ｒＦステッパーを用いて露光し、現像して所定の位置に
開口部を形成する。ここで、開口部を完全に下層配線に
重ね合わせることは困難であり、０．１μｍ程度ずれて
しまう可能性がある〔図４（ｂ）〕。本実施例の場合に
は、開口部を第２の配線に完全に重ね合わせることがで
きたとしても、第１の配線と第２の配線が若干ずれてい
ると、接続口は第１の配線とはずれてしまう。また、そ
の逆もある。次に、フォトレジスト膜３７をマスクとし
て、第２のプラズマ酸化膜３６を第２のＡｌ合金膜３５
が露出するまで、開口部のサイズによるエッチング速度
差が小さく、エッチング速度の大きいドライエッチング
条件にてエッチングする〔図４（ｃ）〕。
【００３４】その後、０．１μｍ以下のサイズではほと
んどエッチングされない条件で第１のＡｌ合金膜３３の
表面が露出するまでエッチングする。この時第２のＡｌ
合金膜２５の横は、開口部と第２の配線のずれが０．１
μｍ以下になされているのでほとんどエッチングされな
い〔図４（ｄ）〕。エッチング条件は、第１、第２のス
テップとも上述した第１または第２の実施例と同様でよ
い。この後、フォトレジスト膜３７を除去し、接続口を
Ｗ等のメタルで埋め込み、さらにその上にＡｌ合金膜に
より第３の配線（図示なし）を形成する。
んどエッチングされない条件で第１のＡｌ合金膜３３の
表面が露出するまでエッチングする。この時第２のＡｌ
合金膜２５の横は、開口部と第２の配線のずれが０．１
μｍ以下になされているのでほとんどエッチングされな
い〔図４（ｄ）〕。エッチング条件は、第１、第２のス
テップとも上述した第１または第２の実施例と同様でよ
い。この後、フォトレジスト膜３７を除去し、接続口を
Ｗ等のメタルで埋め込み、さらにその上にＡｌ合金膜に
より第３の配線（図示なし）を形成する。
【００３５】第２、第３の実施例では、深さの異なる接
続口を形成する際も下層配線と接続口の位置合わせが若
干ずれても、本発明によれば、良好な形状で良好な電気
特性が得られることが確認された。
続口を形成する際も下層配線と接続口の位置合わせが若
干ずれても、本発明によれば、良好な形状で良好な電気
特性が得られることが確認された。
【００３６】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、配線間の接続口の開設工程の内少
なくとも最終段階においては、０．１μｍ以下のサイズ
のエッチング速度が接続口の最小サイズのエッチング速
度の３分の１以下の条件でエッチングするものであるの
で、下層配線と接続口の位置合わせが若干ずれても下層
配線の横の層間絶縁膜をほとんどエッチングしないよう
にすることができ、接続口内に金属膜を被覆性よく形成
することが可能になる。したがって、本発明によれば、
上層配線と下層配線との接続を安定して確実に行うこと
が可能となり、また層間の接続が安定したことにより、
耐エレクトロマイグレーション性や耐ストレスマイグレ
ーション性等も改善され、信頼性の向上を図ることがで
きる。さらに、本発明の方法によれば、深さの異なる接
続口を形成する場合にも、上記と同じ理由により、下層
配線と接続口の重ね合せが若干ずれても安定した接続を
形成することが可能である。
体装置の製造方法は、配線間の接続口の開設工程の内少
なくとも最終段階においては、０．１μｍ以下のサイズ
のエッチング速度が接続口の最小サイズのエッチング速
度の３分の１以下の条件でエッチングするものであるの
で、下層配線と接続口の位置合わせが若干ずれても下層
配線の横の層間絶縁膜をほとんどエッチングしないよう
にすることができ、接続口内に金属膜を被覆性よく形成
することが可能になる。したがって、本発明によれば、
上層配線と下層配線との接続を安定して確実に行うこと
が可能となり、また層間の接続が安定したことにより、
耐エレクトロマイグレーション性や耐ストレスマイグレ
ーション性等も改善され、信頼性の向上を図ることがで
きる。さらに、本発明の方法によれば、深さの異なる接
続口を形成する場合にも、上記と同じ理由により、下層
配線と接続口の重ね合せが若干ずれても安定した接続を
形成することが可能である。
【００３７】したがって、本発明によれば、下層配線と
接続口の重ね合せのマージンを大きくとる必要はなくな
り、配線密度を向上させることができるため、半導体装
置の高集積化、高密度化に資することができる。
接続口の重ね合せのマージンを大きくとる必要はなくな
り、配線密度を向上させることができるため、半導体装
置の高集積化、高密度化に資することができる。
【図１】 本発明の第１の実施例の主要工程段階を示す
工程順断面図。
工程順断面図。
【図２】 エッチングガスの混合比とエッチング速度と
の関係を示すグラフ。
の関係を示すグラフ。
【図３】 本発明の第２の実施例の主要工程段階を示す
工程順断面図。
工程順断面図。
【図４】 本発明の第３の実施例の主要工程段階を示す
工程順断面図。
工程順断面図。
【図５】 従来の多層配線構造の平面図。
【図６】 下層配線−接続口間のマージンが０となった
場合の多層配線の平面図。
場合の多層配線の平面図。
【図７】 下層配線に対し接続口が位置ずれを起こした
場合の平面図。
場合の平面図。
【図８】 従来例の主要工程段階を示す工程順断面図。
【図９】 従来例の問題点を説明するための断面図。
１１ シリコン基板 １２ シリコン酸化膜 １３ 多結晶シリコン膜 １４ ＢＰＳＧ膜 １５ フォトレジスト膜 １６ バリアメタル層 １７ Ａｌ合金膜 ２１ シリコン基板 ２２ シリコン酸化膜 ２３ 多結晶シリコン膜 ２４ ＢＰＳＧ膜 ２５ Ａｌ合金膜 ２６ プラズマ酸化膜 ２７ フォトレジスト膜 ３１ シリコン基板 ３２ シリコン酸化膜 ３３ 第１のＡｌ合金膜 ３４ 第１のプラズマ酸化膜 ３５ 第２のＡｌ合金膜 ３６ 第２のプラズマ酸化膜 ３７ フォトレジスト膜 ４１ シリコン基板 ４２ ＢＰＳＧ膜 ４３ 第１のＡｌ配線 ４４ プラズマ酸化膜 ４５ フォトレジスト膜 ４６ 第２のＡｌ配線 ５１ 下層配線 ５２ 接続口 ５３ 上層配線
Claims (5)
- 【請求項１】 下層配線上の層間絶縁膜の所望の位置
に、前記下層配線に達する接続口をドライエッチング法
により形成する工程を含む半導体装置の製造方法におい
て、少なくとも前記接続口形成工程の最終段階において
は、０．１μｍ以下のサイズのドライエッチングのエッ
チング速度が、前記接続口の最小サイズのエッチング速
度の３分の１以下である条件でエッチングすることを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記下層配線上の前記層間絶縁膜の最小
膜厚を越えない深さまで、接続口のサイズによるエッチ
ング速度差が小さい条件にてエッチングすることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 エッチングガスのフッ素と炭素の比率を
変化させることにより、被エッチング領域のサイズによ
るエッチング速度差を変化させることを特徴とする請求
項２記載の半導体装置の製造方法。 - 【請求項４】 ＣＨＦ3 とＣＯのガス混合比を変化させ
ることによりの被エッチング領域のサイズによるエッチ
ング速度差を変化させることを特徴とする請求項３記載
の半導体装置の製造方法。 - 【請求項５】 ＣＨＦ3 とＣ2 Ｆ6 のガス混合比を変化
させることによりの被エッチング領域のサイズによるエ
ッチング速度差を変化させることを特徴とする請求項３
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095857A JP2959619B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095857A JP2959619B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274170A true JPH08274170A (ja) | 1996-10-18 |
| JP2959619B2 JP2959619B2 (ja) | 1999-10-06 |
Family
ID=14149045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095857A Expired - Fee Related JP2959619B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959619B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503073A (ja) * | 2004-06-18 | 2008-01-31 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 層構造の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196625A (ja) * | 1989-12-26 | 1991-08-28 | Sony Corp | 埋め込みプラグの製造方法 |
| JPH06163712A (ja) * | 1992-11-24 | 1994-06-10 | Yamaha Corp | 接続孔形成法 |
-
1995
- 1995-03-30 JP JP7095857A patent/JP2959619B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196625A (ja) * | 1989-12-26 | 1991-08-28 | Sony Corp | 埋め込みプラグの製造方法 |
| JPH06163712A (ja) * | 1992-11-24 | 1994-06-10 | Yamaha Corp | 接続孔形成法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503073A (ja) * | 2004-06-18 | 2008-01-31 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 層構造の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2959619B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223507B1 (ko) | 반도체 장치 제조 방법 | |
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR19990037532A (ko) | 듀얼 다마신 구조를 갖는 반도체 장치 제조 방법 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPS59169151A (ja) | 半導体装置の製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JP2959619B2 (ja) | 半導体装置の製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH03154331A (ja) | 導電層形成方法 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH0969561A (ja) | 半導体装置の製造方法 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11186237A (ja) | 半導体装置の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |