JPH03198585A - 信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周期が異なる二つのパルス信号を複合した信
号から一方を分離する回路に関し、特に水平同期信号と
垂直同期信号とが複合された信号から垂直同期同期信号
を分離する回路に関する。

〔従来の技術〕

第３図は従来の同期信号分離回路の構成を示す回路図で
ある。

図中、参照符号１は複合同期信号の入力端子であり、入
力した複合同期１３号を入カバソファ回路２へ入力する
。

入カバソファ回路２の出力は可変抵抗３を介して出カバ
ソファ回路５に接続されている。また、可変抵抗３と出
カバソファ回路５との間はコンデンサ４を介して接地さ
れている。

出カバソファ回路５の出力は出力端子６に接続されてい
る。

このような従来の同期信号分離回路の動作は以下の如く
である。なお、第４図はその動作説明のためのタイミン
グチャートである。

入力端子１へは第４図（ａｌに示す如き複合量１ＬＩｌ
信号が入力される。この複合同期信号は、比較的周期が
短い第１のパルス信号である水平同期信号中。

と比較的周期が長い第２のパルス信号である垂直同期信
号とを、水平同期信号中の垂直同期信号に相当する部分
のレベルを反転することにより、再同期信号を複合しで
ある。

入力端子１から入力され複合量！ｔｌｌ信号は入カバソ
ファ回路２で緩衝増幅されて第４図（ｂｌに示す如き波
形の信号となって可変抵抗３の一端へ入力される。

可変抵抗３とコンデンサ４とは積分回路を構成しており
、可変抵抗３の抵抗値が適正に調整されていれば、複合
量！Ｉｌｌ信号から水平開！ｔＪ］　（ｉ構成分が除去
されて第４図（Ｃ１に示す如き信号が出カバソファ回路
５へ入力される。

出力ハノファ回路５は入力された信号を第４図ＩＣ））
に破線にて示すスレンシヲルドレベルにて２値化するこ
とにより、第４図（（１１に示す如き信号、即ち垂直同
期信号を出力端子６へ出力する。

〔発明が解決しようとする課題〕

このような従来の信号分離回路では、上述の如くアナロ
グ構成の積分回路を使用しているので、可変抵抗３の抵
抗値を適正に調整する必要があり、このための作業に時
間を要すると共にコストが嵩む。また、可変抵抗３の調
整のズレ、外来ノイズあるいは回路構成素子のバラツキ
に起因して出カバソファ回路５に入力される信号が第４
図ｔｅｌに示す如き波形となって出カバソファ回路５の
出力信号の波形が第４図（［１に示す如く誤った信号と
なる虞が多分にある。

本発明はこのような事情に鑑みてなされたものであり、
可変抵抗３の調整等のような人手を要する作業を必要と
せず、安価で且つノイズの影響も受は難い信号分離回路
の提供を目的とする。

〔課題を解決するための手段〕

本発明の信号分離回路は、複合信号が第１のレベルまた
は第２のレベルである期間を計測する計測回路と、この
計測回路により計測された期間が所定時間に達したこと
を検出する回路と、この検出回路の検出動作により第２
のパルス信号を発生する回路とを備えている。

〔作用〕

本発明の信号分離回路では、複合信号に含まれる長周期
のパルス信号の部分の波形が短周期のパルス（ｉ号の波
形を他の部分と反転した波形であることを利用して、第
１のレベルが所定時間以上継続した場合にその時点が第
２のパルス信号の開始時点として、また逆に第２のレベ
ルが所定時間以上継続した時点が第２のパルス信号の終
了時点としてそれぞれ検出され、この検出結果に従って
第２のパルス信号が発生される。

〔発明の実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明に係る信号分離回路の一構成例を示すブ
ロック図である。

なお、本実施例は本発明の信号分離回路をテレビジョン
信号の複合同期信号から垂直同期１に号を分離する回路
に適用した例を示す。

第１図において、参照符号１は複合同期信号の入力端子
であり、第１のカウンタ８−ａのＲ端子にそのまま接続
されると共に、第２のカウンタＢ−ｂのＲ端子にはイン
バータ１１を介して接続されている。

７はシステムクロックの入力端子であり、第１のカウン
タ８−ａ及び第２のカウンタ３−ｂのＴ端子に接続され
ている。

両カウンタ８−ａ、８−ｂは共にＴ端子へ入力されてい
るシステムクロックを計数してその計数値を表す信号を
出力するが、それぞれＲ端子にハイレベルの信号が入力
されるとその時点でリセットされる。従って、両カウン
タ８−ａ、８−ｂは共にＲ端子にローレベルの信号が入
力されている間にＴ端子に人力されるクロツク数を計数
し、Ｑ端子から出力することになる。換言すれば、第１
のカウンタ３−ａは複合同期信号のローレベルの持続時
間を、また第２０カウンタ３−ｂは複合同期信号のハイ
レベルの持続時間をそれぞれ計測する。

第１のカウンタ３−ａのＱ端子の出力は第１のデコーダ
９−ａに、また第２のカウンタＢ−ｂのＱ端子の出力は
第２のデコーダ９−ｂにそれぞれ入力されている。

両デコーダ９−ａ、９−ｂはそれぞれカウンタ８−ａ。

Ｂ−ｂから与えられるクロックの計数値を表す信号をデ
コードし、それぞれ同じ所定値、換言すれば所定期間ｔ
νに達した時点でハイレベルの第１の検出信号及び第２
の検出信号を出力する。即ち、両デコーダ９−ａ、９−
ｂは検出回路として動作する。

第１のデコーダ９−ａの出力信月はＲＳフリップフロッ
プ１０のＲ端子に、また第２のデコーダ９−ｂの出力信
号はＲＳフリップフロップ１０のＳ端子にそれぞれ入力
されている。Ｒｓフリップフロフプ１０のＱ出力は垂直
同期信号の出力端子６に接続されている。

このＲＳフリップフロップｌＯはＲ端子及びＳ端子に人
力される両デコーダ９−ａ、９−ｂの出力信号によりリ
セット、セットされることにより、そのＱ端子からの出
力信号のレベル力匂コーレベル、ハイレヘルに変化し、
これが垂直同期信号として出力される。即ち、このＲＳ
フリップフロップ１０は垂直同期信号の発生回路として
動作する。

以上のような構成の本発明の信号分離回路の動作を、そ
の動作状態を示す第２図のタイミングチャートを参照し
て説明する。

入力端子１へ第２図ｆａｔに示す如き波形の複合同期信
号が入力されている。この複合同期信号は、比較的周期
が短い第１のパルス信号である水平同期信号中と比較的
周期が長い第２のパルス１３号である垂直同期信号とを
、水平同期信号中の垂直間３１Ｊ］信号に相当する部分
のレベルを反転することにより、両同期信号を複合しで
ある。

クロック入力端子７には第２図＋８１に示す如き単相の
システムクロックが入力されている。

第１のカウンタ８−ａは入力端子１からそのＲ端子へ入
力されている複合同期１３号がローレベルである期間に
Ｔ端子へ入力されているシステムクロックを計数してお
り、複合同期信号がハイレベルに転じるとそれまでの計
数値をリセットしてまた新たにシステムクロックの計数
を再開する。

この第１のカウンタ３−ａの計数値を表す信号は第１の
デコーダ９−ａによりデコードされるが、その結果が第
２図ｆａｔにｔνにて示す期間に相当するシステムクロ
ック数に達すると、第１のデコーダ９ａは第２図ｔｅｌ
に示す如きハイレベルの信号を出力する。

一方、第１のカウンタ８−ａのＲ端子には複合同期信号
がインバータ１１により反転された信号が入ノＪされて
いる。このため、第２のカウンタＢ−ｂはＲ端子への入
力信号がローレベルである期間、即ち複合同期信号がハ
イレベルである期間にそのＴ端子へ人力されているシス
テムクロックを計数し、複合同期１３号がローレベルに
転じるとそれまでの計数値をリセットしてまた新たにシ
ステムクロックの計数を再開する。

この第２のカウンタＢ−ｂの計数値を表す信号は第２の
デコーダ９−ｂによりデコードされるが、その結果が第
２図＋８１にｔνにて示す期間に相当するシステムクロ
ック数に達すると、第２のデコーダ９ｂは第２図＋８１
に示す如きハイレベルの信号を出力する。

ＲＳフリソブフロフプ１０は、第２のデコーダ９−ｂか
らのハイレベル信号の出力によりセットされ、第１のデ
コーダ９−ａからのハイレベル信号の出力によりリセッ
トされる。

従っていまＲＳフリフプフロソプ１０がセント状態であ
るとすると、第２図に■にて示すタイミング、即ち複合
同期信号の垂直同期信号の部分に入った時点から期間ｔ
ｖ７Ｊ（のタイミングでＲＳフリップフロップ１０はリ
セットされてそのＱ端子出力が第２図＋８１に示す如く
ローレベルに転じる。この後第２図に■にて示すタイミ
ング、即ち複合同期信号の垂直同期信号の部分が終了し
た時点から期間ｔｖ後のタイミングでＲＳフリップフロ
ップ１０はセットされてそのＱ端子出力が第２図（ｅ）
に示す如くハイレベルに転しる。

、以上の動作が反復されることにより、第２図ｔｅｌに
示す如く、入力端子１に入力される複合同期信号から垂
直同期信号を分離して出力する。

なお、上記実施例では複合同期信号が頁捲性を有する場
合を例としているが、正極性を有する場合にも適用可能
であることは言うまでもない。

また、上記実施例では本発明の信号分離回路をテレビジ
ョンの水平同期信号と垂直同期信号とが複合された信号
から垂直同期信号を分離する回路に適用した例を示した
が、これに限るものではない。

〔発明の効果〕

以上に詳述した如く、本発明の信号分離回路によれば、
■、θての回路がディジタル化されていて従来例の如き
可変抵抗を使用していないので、アナログ量の調整とい
うような人手を要する作業が不要になる。また、ノイズ
の影響も受は難くなるので誤作動の虞も減少し、更にＩ
Ｃチップ中に装置全体を内蔵するような構成も可能にな
る。

【図面の簡単な説明】

第１図は本発明に係る信号分離回路の一構成例を示すブ
ロック図、第２図はその動作説明のためのタイミングチ
ャート、第３図は従来の信号分離回路の構成例を示す回
路図、第４図はその動作説明のためのタイミングチャー
トである。 ｌ・・・複合同期信号の入力端子　　６・・・垂直同期
信号の出力端子　７・・・クロック入力端子　８−ａ・
・・第１のカウンタ　８−ｂ・・・第２のカウンタ　９
−ａ・・・第１のデコーダ　９−ｂ・・・第２のデコー
ダ　　ｌＯ・・・ＲＳフリップフロップ　　１１・・・
インバータなお、図中、同一符号は同一、又は相当部分
を示す。

Claims (1)

【特許請求の範囲】
1. （１）第１のパルス信号と、該第１のパルス信号より長
   周期の第２のパルス信号とを、該第２のパルス信号が現
   れる場合に前記第１のパルス信号を反転するように重畳
   してなる複合信号から前記第２のパルス信号を分離する
   回路において、 複合信号が第１、第２のレベルである期間を各計測する
   第１、第２の計測回路と、 前記第１、第２の計測回路の計測値が各所定値に達した
   時点で第１、第２の検出信号を各発生する第１、第２の
   検出回路と、 前記第１、第２の検出信号に基づいて前記第２のパルス
   信号を発生する信号発生回路と を備えたことを特徴とする信号分離回路。