JPH0320085A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＭＩＯＳ（金属一絶縁膜一酸化シリコン膜一
半導体〉型の電界効果トランジスタからなる半導体記憶
装置において、その性能及び信頼性の向上をはかること
のできる新規な製造方法に関するものである。、 従来の技術 ＭＩＯＳ型半導体記憶装置は、ゲートー基板間に２０〜
２５Ｖ程度の高電圧を印加して、酸化シリコン膜と絶縁
膜の界面、又はその近傍の絶縁膜中のトラップ準位に、
半導体側から電荷の注入，蓄積を行ない，トランジスタ
のしきい値電圧を変化させて情報を記憶させるものであ
る。

従来ＭＩＯＳ型半導体記憶装置の代表的な製造方法とし
ては、第２図に示すようなＭＮＯＳ　（金属一窒化シリ
コン膜一酸化シリコン膜一半導体）構造において、Ｐ型
シリコン基板１を高温酸素雰囲気中において薄い酸化シ
リコン膜２を形成し、連続してＬＰＣＶＤ法により窒化
シリコン膜３を形成し、ゲート電極４を形威後、ソース
領域５，ドレイン領域６を形成する。このような構造の
ＭＮＯＳ型半導体記憶装置では、ソース領域５及びドレ
イン領域６の間にはさまれたチャンネル領域に接して対
向する部分全体に、薄い酸化シリコン１１２が広がって
おり、通常その厚さは電荷のトンネリングを起こしやす
くするために、２０Ａ程度と薄くしている。また、薄い
酸化シリコン膜２上の窒化シリコン膜３は、２０〜２５
Ｖの電圧で書き込み、消去を行なうことができるように
３００〜５００Ａ程度と、比較的薄くなっている。

発明が解決しようとする課題 従って、ＭＮＯＳ構造を有する半導体記憶装置の製造方
法においては、良質でかつ均一性のすぐれた薄い酸化シ
リコン膜の形成、及び連続して形成する窒化シリコン膜
の均一性及び膜質が重要となる。特に酸化シリコン膜と
窒化シリコン膜の界面の形戒は重要である。一般に薄い
酸化シリコン膜を形成後、連続して、窒化シリコン膜を
形成するが、良質かつ均一性に冨む窒化シリコン膜を形
成する場合、ＣＰＣＶＤ法により７５０〜８００℃の高
温において膜の形成が行なわれる。ところが、このよう
な高温においてシリコン基板を出し入れする場合、空気
のまき込み等がおこり、薄い酸化シリコン膜厚にばらつ
きが発生し、希望する膜厚の均一性が得られず、電気的
特性上の障害となっている。

本発明の目的は、こうしたＭＮＯＳ型半導体記憶装置に
おける製造上の問題点を解決するための、新規の製造方
法を提供することにある。

課題を解決するための手段 本発明の半導体記憶装置の製造方法は、一導電型半導体
基板中に、同半導体基板とは逆導電型のソース領域とド
レイン領域が形成され、同ソース領域とドレイン領域の
間の前記半導体基板上に、薄い酸化シリコン膜が形成さ
れ、連続して同酸化シリコン膜上に光ＣＶＤ法により低
温で窒化シリコン膜を形成し、その後、高温酸素雰囲気
中において、熱処理をほどこすことを特徴とするもので
ある。

作用 本発明のごとき製造方法によれば、トンネル領域である
薄い酸化シリコン膜及びトンネルした電荷をトラップす
る領域である窒化シリコン膜からなるゲート絶縁膜の膜
質及び膜厚を再現性良くしかも均一に形戒できることに
より、又容量化及びシリコン基板の大口径化に適した製
造方法である。又、光ＣＶＤ法により窒化シリコン膜を
形成することにより、電荷をトラップする量が増大し、
しきい値電庄の値を大きくする事が可能である。

実施例 本発明の半導体記憶装置の製造方法の実施例を第１図に
示した断面構造図を参照にして説明する。

まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
全面に、酸化シリコン膜７を５０ＯＡ形成し、さらに窒
化シリコン膜８を１　２００Ａ程度形威した後、素子分
離のため所定の部分を公知のフォトエッチング技術でエ
ッチングを行う。

次いで、第１図（ｂ）に示すように、通常の熱酸化法に
よりフィールド酸化膜９を１μｍ程度形威させる。

次に第１図（ｅ）に示すように、窒化シリコン膜８と、
その下の酸化シリコンＷＡ７を順次エッチングした後、
２ＯＡ程度の薄い酸化シリコン膜２を、８００℃，酸素
雰囲気中で酸化して形成する。

次いで、上記酸化シリコン股上に、例えばジシラン（Ｓ
　ｉｚ　Ｈｓ　）２５ＳＣＣＭ，とアンモニア（ＮＨ３
　）ＩＯＯＳＣＣＭ，窒素（Ｈ２　）１００ＳＣＣＭ，
基板温度３００℃，波長１８４ｎｍの紫外光を用いた、
光ＣＶＤ法により窒化シリコン膜１０を３０ＯＡ形成さ
せる。

次いで、全面にリンをドーブした（約２×１　０　１０
ａｍ−”　）　ホ’）　シリコン膜１１を４０００Ａ程
度形成させ、次いでゲートとなりうる部分を残して、ポ
リシリコン膜１１．窒化シリコン膜１０及び酸化シリコ
ン１５Ｉ２をフォトレジストを用いた公知のフォトエッ
チング技術によりパターニングを行う。

次いで、Ｎ＋拡散偵域５，６を、フォトレジストをマス
クとしてヒ素イオンを打ち込み（４０Ｋ　ｅ　Ｖ　，　
２　Ｘ　１　０”ＣＩ−２）形成する。

次いで、ｓｉ図（ｄ）に示すように、公知の気相戒長法
により、酸化シリコン＠１２を全面に彼着した後、ソ！
ス．ドレインの押し込みと、酸化シリコン膜１２のち密
化のために、１０００℃で、２０分、Ｎ２雰囲気中で熱
処理を行う。

最後に、第１図（ｄ）に示すように公知のフォトエッチ
ング技術によりコンタクト孔を開孔し、アルミニウム電
極１３を形成し、ＭＮＯＳ型半導体記憶装置を作製する
ことができる。

発明の効果 以上説明したところから明らかなように、本発明のごと
き製造方法によれば、ＭＮＯＳ型半導体記憶装置のゲー
ト絶縁膜の膜厚のばらつきが少なくなり、かつトラップ
密度の増加が可能となり、ＭＮＯＳ型半導体記憶装置の
高信頼化及び高性能化に大きく寄与するものである。

【図面の簡単な説明】

第１図は本発明によるＭＮＯＳ型半導体記憶装置を形成
する製造方法の一例を示す図、第２図は従来のＭＮＯＳ
型半導体記憶装置の断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・薄い
酸化シリコン膜、３・・・・・・ＬＰＣＶＤ法による窒
化シリコン膜、４・・・・・・ゲート電極、５・・・・
・・ソニス領域、６・・・・・・ドレイン領域、７・・
・・・・酸化シリコン膜、８・・・・・・窒化シリコン
膜、９・・・・・・フィールド酸化膜、１０・・・・・
・光ＣＶＤ法による窒化シリコン膜、１１・・・・・・
ポリシリコン膜、１２・・・・・・酸化シリコン膜、１
３・・・・・・アルミニウム電極。

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板中に説けられたソース領域及びドレ
   イン領域にはさまれたチャンネル領域上に、トンネリン
   グ媒体となりうる薄い酸化シリコン膜を備え、前記薄い
   酸化シリコン膜上に絶縁膜を備え、前記絶縁膜上にゲー
   ト電極を備えたゲート構造を有する半導体記憶装置にお
   いて、前記ゲート構造の絶縁膜を光ＣＶＤ法により蒸着
   する工程と、更に連続して高温酸素雰囲気中で熱処理を
   施す工程を含むことを特徴とする半導体記憶装置の製造
   方法。