JPH03201456A - コンタクト抵抗測定用の半導体装置及びその製造方法 - Google Patents

コンタクト抵抗測定用の半導体装置及びその製造方法

Info

Publication number
JPH03201456A
JPH03201456A JP34053689A JP34053689A JPH03201456A JP H03201456 A JPH03201456 A JP H03201456A JP 34053689 A JP34053689 A JP 34053689A JP 34053689 A JP34053689 A JP 34053689A JP H03201456 A JPH03201456 A JP H03201456A
Authority
JP
Japan
Prior art keywords
electrode
current
impurity diffusion
barrier layer
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34053689A
Other languages
English (en)
Inventor
Yukio Ido
幸夫 井土
Tomoshi Ando
安藤 知史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34053689A priority Critical patent/JPH03201456A/ja
Publication of JPH03201456A publication Critical patent/JPH03201456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] コンタクト抵抗測定用の半導体装置に係り、特に半導体
基板表面に形成された不純物拡散層とその不純物拡散層
上にコンタクトホールを介して形成された金属電極との
間のコンタクト抵抗を測定するTEG (Test E
leIlent Group)に関し、半導体基板表面
に形成された不純物拡散層とその不純物拡散層上の金属
電極との間のコンタクト抵抗を正確に測定することがで
きるコンタクト抵抗測定用の半導体装置及びその製造方
法を提供することを目的とし、 第1導電型の半導体基板と、前記半導体基板表面に形成
された第2導電型のバリア層と、前記バリア層表面に形
成され、測定対象となる第1導電型の不純物拡散層と、
前記不純物拡散層上に形成された電流・電圧測定用の第
1の′@極及び電圧測定用の第2の電極と、前記第1の
電極下方の前記バリア層に形成され、前記不純物拡散層
と前記半導体基板とを接続する第1導電型の導通領域と
、前記半導体基板裏面上に形成された電流測定用の第3
の電極とを有し、前記第1の電極と前記第3の電極との
間に流れる電流及び前記第1の電極と前記第2の電極と
の間の電圧を測定することにより、前記第1の電極と前
記不純物拡散層とのコンタクト抵抗を測定するように構
成する。
[産業上の利用分野] 本発明はコンタクト抵抗測定用の半導体装置に係り、特
に半導体基板表面に形成された不純物拡散層とその不純
物拡散層上にコンタクトホールを介して形成された金属
電極との間のコンタクト抵抗を測定するTBGに関する
[従来の技術] 近年の半導体集積回路の高集積化に伴い、半導体素子と
共にその素子と配線層とのコンタクト部分も微細化され
つつある。また、コンタクト部分の微細化によって、コ
ンタクト抵抗が各素子の素子特性に与える影響は大きく
なっている。従って、試作された素子のコンタクト抵抗
を正確に測定することは重要になってきている。
従来、このようなコンタクト抵抗の測定に用いられるT
EGは、いわゆるプレーナー構造であった。すなわち、
半導体基板表面に形成された測定対象となる不純物拡散
層上に、2つのコンタクトホールを介してそれぞれに金
属電極を形成し、これら2つの金属電極間に測定電流を
流して、コンタクト抵抗を測定していた。
[発明が解決しようとする課題] しかしながら、上記従来のコンタクト抵抗測定用TEG
は、プレーナー構造であるため、不純物拡散層と金属電
極とのコンタクト面の前後において測定電流が大きく方
向を曲げられる。このため、測定電流の電流密度がコン
タクト面内において不均一となり、電圧の測定に不正確
さをもたらすことが多く、正確なコンタクト抵抗を得る
ことができないという問題があった。
そこで本発明は、半導体基板表面に形成された不純物拡
散層とその不純物拡散層上の金属電極との間のコンタク
ト抵抗を正確に測定することができるコンタクト抵抗測
定用の半導体装置及びその製造方法を提供することを目
的とする。
[課題を解決するための手段] 上記課題は、第1導電型の半導体基板と、前記半導体基
板表面に形成された第2導電型のバリア層と、前記バリ
ア層表面に形成され、測定対象となる第1導電型の不純
物拡散層と、前記不純物拡散層上に形成された電流・電
圧測定用の第1の電極及び電圧測定用の第2の電極と、
前記第1の電極下方の前記バリア層に形成され、前記不
純物拡散層と前記半導体基板とを接続する第1導電型の
導通領域と、前記半導体基板裏面上に形成された電流測
定用の第3の電極とを有し、前記第1の電極と前記第3
の電極との間に所定の電圧印加によって流れる電流及び
前記第1の電極と前記第2の電極との間の電圧降下を測
定することにより、前記第1の電極と前記不純物拡散層
とのコンタクト抵抗を測定することを特徴とするコンタ
クト抵抗測定用の半導体装置によって達成される。
また、上記の装置において、前記バリア層上に制御用の
第4の電極を形成し、前記第1の電極と前記第4の電極
との間の印加電圧により、前記バリア層と前記導通領域
との間の空乏層幅を制御することを特徴とするコンタク
ト抵抗測定用の半導体装置によって達成される。
更に上記課題は、第1導電型の半導体基板表面に第2専
電型のバリア層を形成する工程と、前記バリア層表面に
測定対象となる第1導電型の不純物拡散層を形成する工
程と、全面に絶縁層を堆積した後、前記不純物拡散層上
の前記絶縁層に第1及び第2のコンタクトホールを開口
する工程と、前記第1のコンタクトホールを通じて前記
バリア層に不純物イオンを注入することにより、前記不
純物拡散層と前記半導体基板とを接続する第1導電型の
導通領域を形成する工程と、前記第1のコンタクトホー
ルを介して電流・電圧測定用の第1の電極を形戒し、前
記第2のコンタクトホールを介して電圧測定用の第2の
電極を形成する工程と、前記半導体基板裏面上に電流測
定用の第3の電極を形成する工程とを有することを特徴
とするコンタクト抵抗測定用の半導体装置の製造方法に
よって達成される。
[作 用] 本発明は以上のように構成されているため、測定対象と
なる不純物拡散層上に形成された電流・電圧測定用の第
1の電極と半導体基板裏面上に形戒された電流測定用の
第3の電極との間に所定の直流電圧を印加すると、第1
の電極下方のバリア層に形成されて不純物拡散層と半導
体基板とを接続している導通領域により測定電流の拡が
りが抑制され、第1の電極と不純物拡散層との間のコン
タクト面内の電流密度が均一になる。そして第1の電極
と第2の電極との間の電位差によってこのコンタクト部
における電圧降下を測定することにより、コンタクト抵
抗の正確な測定をすることができる。
また、第1の電極とバリア層上に形成された制御用の第
4の電極との間に制O1l電圧を印加して、バリア層と
導通領域との間の空乏層幅を制御することにより、導通
領域を流れる測定電流の拡がりを調整し、最適な測定条
件を設定することができる。従って、コンタクト抵抗の
より正確な測定をすることができる。
[実施例] 以下、本発明を図示する実施例に基づいて具体的に説明
する。
第1図は本発明の一実施例によるコンタクト抵抗測定用
TBGを示す断面図である。
例えばn型シリコン基板2表面にp型バリア層4が形戒
され、更にこのp型バリア層4表面に、測定対象となる
n型不純物拡散層6が形成されている。このn型不純物
拡散層6上には、絶縁層8に開口したコンタクトホール
を介して、電流・電圧測定用の電極10及び電圧測定用
の電極12が形成されている。なお、この電流・電圧測
定用の電[iloが、n型不純物拡散層6とのコンタク
ト抵抗の測定対象となる電極である。
そしてこの電流・電圧測定用の電極10直下のp型バリ
アF14には、n型不純物拡散層6とn型シリコン基板
とを接続するn型導通領域14が形成されている。また
、n型シリコン基板2裏面上には電流測定用の電極16
が形成されている。
次に、第1図に示されたコンタクト抵抗測定用TEGの
製造方法を、第2図を用いて説明する。
n型シリコン基板2上にスルー酸化膜3を形成する(第
2図(a)参照)、そしてその上からp型不純物イオン
を注入することにより、n型シリコン基板2表面にp型
バリア層4を形成する(第2図(b)参照)、続いて、
スルー酸化膜3上に、レジスト5を塗布してパターニン
グした後、このパターニングしたレジスト5をマスクと
する不純物イオンの注入等により、測定対象となるn型
不純物拡散層6をp型バリア層4表面に形成する(第2
図(c)参照)。
次いで、レジスト5及びスルー酸化膜3を除去した後、
全面に絶縁層8を堆積する。そしてn型不純物拡散層6
上の絶縁層8の所定の位置に所定の大きさのコンタクト
ホール9.11を開口する(第2図(d)参照)。続い
て、コンタクトホール9を通じて、p型バリア層4の補
償用のn型不純物イオンを注入することにより、コンタ
クトホール9直下のp型バリア層4にn型導通領域14
を形成し、その後、アニールによって注入された不純物
イオンを活性化する。こうして、n型不純物拡散層6と
n型シリコン基板とは、n型導通領域14によって電気
的に接続される(第2図(e)参照)。
次いで、n型不純物拡散層6上のコンタクトホール9.
11を介して、電流・電圧測定用の電極10及び電圧測
定用の電極12をそれぞれ形成する(第2図(f)参照
)、更に、n型シリコン基板2裏面上に、電流測定用の
電極16を形成する(第2図(g)参照)。
次に、動作を説明する。
第1図に示すコンタクト測定用TEGにおいて、測定対
象となるn型不純物拡散層6上に形成された電流・電圧
測定用の電極10とn型シリコン基板2裏面上に形成さ
れた電流測定用の電極16との間に所定の直流電圧を印
加して、電流・電圧測定用の電極10と電流測定用の電
極16との間に流れる電流Iを測定する。このとき、電
流・電圧測定用の電極10直下のp型バリア層4にn型
不純物拡散層6とn型シリコン基板2とを接続するn型
導通領域14が形成されている。よってこのn型導通領
域14内の測定電流の拡がりは、p型バリア層4によっ
て抑制される。加えて、電流・電圧測定用の電極10と
n型不純物拡散層6との間のコンタクト面の前後におい
て測定電流の拡散も抑制され、一定の密度で流れる。す
なわち、コンタクト面内の電流密度が均一になる。
また、n型不純物拡散層6上に形成された電流・電圧測
定用の電′jf!10と電圧測定用の電極と電圧測定用
の電[!12との間の電圧測定によって、電流・電圧測
定用の電極10とn型不純物拡散層6とのコンタクト面
における電圧降下Δ■を測定する。
いま、電流・電圧測定用の電極10とn型不純物拡散層
6とのコンタクト面の面積をScとすると、このコンタ
クト面を流れる電fLIとそこにおける電圧降下Δ■か
ら、次の式を用いて、すなわち Rc −△V/I Rc  =Rc  xSc により、単位面積におけるコンタクト抵抗ρ。を求める
ことができる。
このように本実施例によれば、n型不純物拡散層6とそ
の上に形成された電流・電圧測定用の電極10とのコン
タクト抵抗の測定において、電流・電圧測定用の電極1
0直下のp型バリア層4にn型導通領域14を形成する
ことにより、測定電流の拡がりを抑制し、電流・電圧測
定用の電極10とn型不純物拡散層6とコンタクト面内
の電流密度を均一にすることができるため、このコンタ
クト面のコンタクト抵抗値を正確に求めることができる
次に、本発明の他の実施例によるコンタクト測定用TE
Gを、第3図を用いて説明する。
第3図に示されるように、本実施例は、上記第1図のコ
ンタクト抵抗測定用’I’ B GのP型バリア層4に
、絶縁層8に開口したコンタクトホールを介して、制御
用の電極18が形成されているものであって、他の構成
要素は全く同一である。同一の構成要素には同一符号を
付して説明を省略する。
すなわち、n型シリコン基板2表面にP型バリア層4及
び測定対象となるn型不純物拡散層6が形成され、この
n型不純物拡散層6上には、電流・電圧測定用の電極1
0.電圧測定用の電極12及び制御用の電極18が形成
されている。また、電流・電圧測定用の電極10直下の
p型バリア層4には、n型導通領域14が形成されてい
る。更に、n型シリコン基板2裏面上には電流測定用の
電極16が形成されている。
次に、第3図に示されたコンタクト抵抗測定用TEGの
製造方法を、第4図を用いて説明する。
上記第2図(a)〜(C)に示す工程と同様にして、n
型シリコン基板2表面に、P型バリア層4及び測定対象
となるn型不純物拡散層6を順に形成する(第4図(a
)参照)。
次いで、レジスト5及びスルー酸化膜3を除去した後、
全面に絶縁層8を堆積した後、n型不純物拡散層6上の
所定の位置にコンタクトホール9.11を、またp型バ
リア層4上の所定の位置にコンタクトホール17を、そ
れぞれ開口する(第4図(b)参照)、続いて、コンタ
クトホール9を通じて、p型バリアNJ4の補償用のn
型不純物イオンを注入することにより、コンタクトホー
ル9直下のP型バリア層4にn型導通領域14を形成し
、このn型導通領域14によってn型不純物拡散層6と
n型シリコン基板とを電気的に接続する(第4図<c)
参照)。
次いで、n型不純物拡散層6上のコンタクトホール9.
11及びP型バリア層4上のコンタクトホール17を介
して、それぞれ電流・電圧測定用の電極10、電圧測定
用の電極12及び制御用の電極18を形成する(第4図
(d)参照)、更に、n型シリコン基板2裏面上に、電
流測定用の電極16を形成する(第4図(e)参照)。
次に、動作を説明する。
n型不純物拡散層6上に形成された電流・電圧測定用の
電極10とp型バリア層4上に形成された制御用の電極
18との間に制御電圧を印加することにより、n型導通
領域14に対するP型バリア層4の電位を相対的に上下
させることができる。
このため、p型バリア層4とn型導通領域14とのρ−
n接合部における空乏層の幅を増加、減少することがで
き、測定電流が流れるn型導通領域14の断面積を実効
的に変えることができる。従って、測定電流の拡がりを
最適の測定条件に電気的に調節することができる。
このように本実施例によれば、n型不純物拡散層6とそ
の上に形成された電流・電圧測定用の電極10とのコン
タクト抵抗の測定において、P型バリア層4上に制御用
の電極18を形成することにより、測定電流の拡がりを
電気的に調節することができるため、最適の測定条件に
おいてコンタクト抵抗値をより正確に求めることができ
る。
[発明の効果] 以上のように本発明によれば、第1導電型の半導体基板
表面に第2導電型のバリア層を介して形成された測定対
象となる第1導電型の不純物拡散層とこの不純物拡散層
上に形成された電極とのコンタクト抵抗の測定において
、この電極下方のバリア層に、不純物拡散層と半導体基
板とを接続する第1導電型の導通領域を形成することに
より、この導通領域によって測定電流の拡がりを抑制し
、不純物拡散層と電極との間のコンタクト面内の電流密
度が均一になるようにして、コンタクト抵抗の正確な測
定をすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例によるコンタクト抵抗測定用
TEGを示す断面図、 第2図は第1図のコンタクト抵抗測定用TEGの製造方
法を示す工程図、 第3図は本発明の他の実施例によるコンタクト抵抗測定
用TEGを示す断面図、 第4図は第3図のコンタクト抵抗測定用TEGの製造方
法を示す工程図である。 図において、 2・・・・・・n型シリコン基板、 3・・・・・・スルー酸化膜、 4・・・・・・p型バリア層、 5・・・・・・レジスト、 6・・・・・・n型不純物拡散層、 8・・・・・・絶縁層、 9.11.17・・・・・・コンタクトホール、10・
・・・・・電流・電圧測定用の電極、12・・・・・・
電圧測定用の′rjh極、14・・・・・・n型導通領
域、 16・・・・・・電流測定用の電極、 18・・・・・・制御用の電極。

Claims (1)

  1. 【特許請求の範囲】 1、第1導電型の半導体基板と、 前記半導体基板表面に形成された第2導電型のバリア層
    と、 前記バリア層表面に形成され、測定対象となる第1導電
    型の不純物拡散層と、 前記不純物拡散層上に形成された電流・電圧測定用の第
    1の電極及び電圧測定用の第2の電極と、前記第1の電
    極下方の前記バリア層に形成され、前記不純物拡散層と
    前記半導体基板とを接続する第1導電型の導通領域と、 前記半導体基板裏面上に形成された電流測定用の第3の
    電極とを有し、 前記第1の電極と前記第3の電極との間に所定の電圧印
    加によって流れる電流及び前記第1の電極と前記第2の
    電極との間の電圧降下を測定することにより、前記第1
    の電極と前記不純物拡散層とのコンタクト抵抗を測定す
    ることを特徴とするコンタクト抵抗測定用の半導体装置
    。 2、請求項1記載の装置において、前記バリア層上に制
    御用の第4の電極を形成し、前記第1の電極と前記第4
    の電極との間の印加電圧により、前記バリア層と前記導
    通領域との間の空乏層幅を制御することを特徴とするコ
    ンタクト抵抗測定用の半導体装置。 3、第1導電型の半導体基板表面に第2導電型のバリア
    層を形成する工程と、 前記バリア層表面に測定対象となる第1導電型の不純物
    拡散層を形成する工程と、 全面に絶縁層を堆積した後、前記不純物拡散層上の前記
    絶縁層に第1及び第2のコンタクトホールを開口する工
    程と、 前記第1のコンタクトホールを通じて前記バリア層に不
    純物イオンを注入することにより、前記不純物拡散層と
    前記半導体基板とを接続する第1導電型の導通領域を形
    成する工程と、 前記第1のコンタクトホールを介して電流・電圧測定用
    の第1の電極を形成し、前記第2のコンタクトホールを
    介して電圧測定用の第2の電極を形成する工程と、 前記半導体基板裏面上に電流測定用の第3の電極を形成
    する工程と を有することを特徴とするコンタクト抵抗測定用の半導
    体装置の製造方法。
JP34053689A 1989-12-28 1989-12-28 コンタクト抵抗測定用の半導体装置及びその製造方法 Pending JPH03201456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34053689A JPH03201456A (ja) 1989-12-28 1989-12-28 コンタクト抵抗測定用の半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34053689A JPH03201456A (ja) 1989-12-28 1989-12-28 コンタクト抵抗測定用の半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03201456A true JPH03201456A (ja) 1991-09-03

Family

ID=18337928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34053689A Pending JPH03201456A (ja) 1989-12-28 1989-12-28 コンタクト抵抗測定用の半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03201456A (ja)

Similar Documents

Publication Publication Date Title
US10816589B2 (en) Structure and method for testing semiconductor device
JPH0543300B2 (ja)
US11610880B2 (en) Power MOS device having an integrated current sensor and manufacturing process thereof
JPH03201456A (ja) コンタクト抵抗測定用の半導体装置及びその製造方法
JPS6325505B2 (ja)
KR100370987B1 (ko) 화합물반도체장치및그의특성을제어하는방법
JP4363802B2 (ja) 半導体装置及びその製造方法
US6291873B1 (en) Semiconductor device having a resistive element connected to a transistor and substrate
JPS618939A (ja) 半導体装置
JPH01110746A (ja) 半導体装置
JP3164040B2 (ja) ポリシリコン抵抗素子の製造方法
JPH0226043A (ja) 半導体素子の製造方法
JP3664907B2 (ja) パワートランジスタ
JPH01110745A (ja) 半導体装置
US20060091383A1 (en) Semiconductor structure and testing method thereof
JPH098226A (ja) 半導体装置及びその製造方法
JPH05340978A (ja) コンタクト抵抗の測定用装置
JPH03264868A (ja) 導電体間のコンタクト抵抗測定装置及びその製造方法
JPH05109659A (ja) 半導体装置の製造方法
JPH01201964A (ja) 半導体装置
JPH05157780A (ja) 抵抗素子プロセスモニター装置
JPS59121966A (ja) 半導体装置の製造方法
JPH02187032A (ja) 半導体装置用バンプ電極の電解めっき方法
JPS5839059A (ja) トランジスタの電極導出方法
JPH022662A (ja) 半導体装置の製造方法