JPS6325505B2 - - Google Patents
Info
- Publication number
- JPS6325505B2 JPS6325505B2 JP54117797A JP11779779A JPS6325505B2 JP S6325505 B2 JPS6325505 B2 JP S6325505B2 JP 54117797 A JP54117797 A JP 54117797A JP 11779779 A JP11779779 A JP 11779779A JP S6325505 B2 JPS6325505 B2 JP S6325505B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polymer material
- resistance value
- ions
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関するもの
で、特に絶縁性の有機高分子材料膜即ち一般の半
導体製造技術で用いられるレジスト膜にイオン注
入することによつてそのレジスト膜が抵抗性膜あ
るいは導電性膜に変質することを利用して多層配
線の半導体集積回路、混成集積回路等の半導体装
置の信頼性の向上、製造の合理化を図らんとする
ものである。
で、特に絶縁性の有機高分子材料膜即ち一般の半
導体製造技術で用いられるレジスト膜にイオン注
入することによつてそのレジスト膜が抵抗性膜あ
るいは導電性膜に変質することを利用して多層配
線の半導体集積回路、混成集積回路等の半導体装
置の信頼性の向上、製造の合理化を図らんとする
ものである。
従来、大規模半導体集積回路においては、その
高密度化、高集積化のために多層配線技術が使用
されるが、この多層配線では段差が大きく平担構
造がとれず信頼性に難点があつた。特に多層配線
では必ずスルホール問題が生じ上部配線間との段
切れ等によつて信頼性を低下させている。また、
シリコン基体での抵抗形成は高温熱処理工程が必
要で精度的でも、工程的にも複雑で自由度がな
く、大規模集積回路等の多層化技術に難があつ
た。特に絶縁ゲート型電界効果トランジスタの大
規模集積回路（MOS−LSI）では低温工程処理
がその価値を決定するぐらいに重要な問題であ
る。
高密度化、高集積化のために多層配線技術が使用
されるが、この多層配線では段差が大きく平担構
造がとれず信頼性に難点があつた。特に多層配線
では必ずスルホール問題が生じ上部配線間との段
切れ等によつて信頼性を低下させている。また、
シリコン基体での抵抗形成は高温熱処理工程が必
要で精度的でも、工程的にも複雑で自由度がな
く、大規模集積回路等の多層化技術に難があつ
た。特に絶縁ゲート型電界効果トランジスタの大
規模集積回路（MOS−LSI）では低温工程処理
がその価値を決定するぐらいに重要な問題であ
る。
一方、混成集積回路等で用いられる抵抗体は、
規定の抵抗器を取付けるか、抵抗ペーストをコー
テイングしており、工数、費用がかかると共に、
抵抗器の占める面積が大きく、小型化に不利であ
つた。さらに、半導体製造技術によつて高抵抗素
子を作る場合、多結晶シリコン等の高抵抗材料を
使つて製造しているが、高抵抗材料自体のパター
ニングのばらつき、抵抗値のばらつき等が大きく
所定の高抵抗素子を作るのが困難であり、且つ他
の半導体素子と同一チツプ上に作ることが不可能
であつた。
規定の抵抗器を取付けるか、抵抗ペーストをコー
テイングしており、工数、費用がかかると共に、
抵抗器の占める面積が大きく、小型化に不利であ
つた。さらに、半導体製造技術によつて高抵抗素
子を作る場合、多結晶シリコン等の高抵抗材料を
使つて製造しているが、高抵抗材料自体のパター
ニングのばらつき、抵抗値のばらつき等が大きく
所定の高抵抗素子を作るのが困難であり、且つ他
の半導体素子と同一チツプ上に作ることが不可能
であつた。
本発明は、上記の各問題点を改善した半導体装
置の製造方法を提供するものである。
置の製造方法を提供するものである。
以下、本発明を説明する。
フオトレジスト膜、パツシベーシヨンフイルム
等に使用される所謂絶縁性の有機高分子材料膜は
半導体製造技術において重要な役割を果している
が、従来これらの有機高分子材料膜は全て電気的
絶縁性の特性を生かした利用方法である。本発明
者は、種々の実験研究によりかかる有機高分子材
料膜に対してイオン注入することによつて該有機
高分子材料膜が変質し、電気抵抗性膜あるいは導
電性を呈するを見出した。即ち、ポリイミド系樹
脂膜（例えばPIQ（商品名））、フオトレジスト膜
（例えばOMR（商品名）、ブタジエン系樹脂の
CBR（商品名））等の如き有機高分子材料膜に
Ar+、P+、N+、Mg+、Au+、Ag+等の所謂不活
性イオン又は金属イオンをイオン注入すると、そ
の有機高分子材料膜の抵抗値が変化し、抵抗性、
導電性の膜に変質する。
等に使用される所謂絶縁性の有機高分子材料膜は
半導体製造技術において重要な役割を果している
が、従来これらの有機高分子材料膜は全て電気的
絶縁性の特性を生かした利用方法である。本発明
者は、種々の実験研究によりかかる有機高分子材
料膜に対してイオン注入することによつて該有機
高分子材料膜が変質し、電気抵抗性膜あるいは導
電性を呈するを見出した。即ち、ポリイミド系樹
脂膜（例えばPIQ（商品名））、フオトレジスト膜
（例えばOMR（商品名）、ブタジエン系樹脂の
CBR（商品名））等の如き有機高分子材料膜に
Ar+、P+、N+、Mg+、Au+、Ag+等の所謂不活
性イオン又は金属イオンをイオン注入すると、そ
の有機高分子材料膜の抵抗値が変化し、抵抗性、
導電性の膜に変質する。
実験例
ポリイミド系耐熱高分子材料即ちPIQ（商品名）
膜厚2.0μｍと、ブラジエン系高分子材料（感光性
をもつもの）即ちCBR（商品名）膜厚1.0μｍの
夫々にアルゴンイオン（Ar+）を打込みエネルギ
ー150KeV、ドーズ量５×1015cm-2でイオン注入
した後の各膜の電気抵抗を測定した。その結果、
ポリイミド系耐熱高分子材料膜は抵抗値が2.4K
Ωcm、ブタジエン系高分子材料膜は少しクラツク
が入つたが抵抗値が8.3KΩcmとなつた。
膜厚2.0μｍと、ブラジエン系高分子材料（感光性
をもつもの）即ちCBR（商品名）膜厚1.0μｍの
夫々にアルゴンイオン（Ar+）を打込みエネルギ
ー150KeV、ドーズ量５×1015cm-2でイオン注入
した後の各膜の電気抵抗を測定した。その結果、
ポリイミド系耐熱高分子材料膜は抵抗値が2.4K
Ωcm、ブタジエン系高分子材料膜は少しクラツク
が入つたが抵抗値が8.3KΩcmとなつた。
又、ポリイミド系耐熱高分子材料膜に関して
夫々アルゴンイオン（Ar+）とマグネシウムイオ
ン（Mg+）をイオン注入し、その際ドーズ量を
変えた場合の膜の抵抗値の変化を測定した。Ar+
を160KeVでイオン注入した場合には、ドーズ量
が1016cm-2で膜の抵抗値は9KΩcm、ドーズ量が
1017cm-2では膜の抵抗値は2KΩcmであつた。
Mg+を100KeVでイオン注入した場合にはドーズ
量が１×1016cm-2で膜の抵抗値は1.7×177Ωcm、
ドーズ量が５×1016cm-2では膜の抵抗値は3.2×
105Ωcmであつた。
夫々アルゴンイオン（Ar+）とマグネシウムイオ
ン（Mg+）をイオン注入し、その際ドーズ量を
変えた場合の膜の抵抗値の変化を測定した。Ar+
を160KeVでイオン注入した場合には、ドーズ量
が1016cm-2で膜の抵抗値は9KΩcm、ドーズ量が
1017cm-2では膜の抵抗値は2KΩcmであつた。
Mg+を100KeVでイオン注入した場合にはドーズ
量が１×1016cm-2で膜の抵抗値は1.7×177Ωcm、
ドーズ量が５×1016cm-2では膜の抵抗値は3.2×
105Ωcmであつた。
第１図はポリイミド系耐熱高分子材料膜にイオ
ン注入したときのドーズ量と抵抗値の関係を示す
特性図である。試料は膜厚が2.0μｍのものを用
い、Ar+を150KeVでイオン電流200μA一定とし
て、夫々ドーズ量を変えてイオン注入した。結果
は同図曲線で示される如く、ドーズ量を増加さ
せることによつて徐々に膜の抵抗値が低下し、ド
ーズ量が約２×1016cm-2近傍で抵抗値が極小とな
り、ドーズ量が約３×1016cm-2近傍では膜の破壊
が始まり抵抗値が大きくなることが認められる。
ン注入したときのドーズ量と抵抗値の関係を示す
特性図である。試料は膜厚が2.0μｍのものを用
い、Ar+を150KeVでイオン電流200μA一定とし
て、夫々ドーズ量を変えてイオン注入した。結果
は同図曲線で示される如く、ドーズ量を増加さ
せることによつて徐々に膜の抵抗値が低下し、ド
ーズ量が約２×1016cm-2近傍で抵抗値が極小とな
り、ドーズ量が約３×1016cm-2近傍では膜の破壊
が始まり抵抗値が大きくなることが認められる。
第２図はポリイミド系耐熱高分子材料膜に対し
てイオン電流、ドーズ量を一定としてエネルギー
（イオン注入パワー）を、100KeV、150KeV、
200KeVと変化させイオン注入した時の膜の抵抗
値の変化を測定したものである。但し、 イオン注入パワー＝打込みエネルギー×イオン
電流／イオン打込み面積〔Ｗ／cm2〕 とする。第２図の曲線から判るようにエネルギ
ーを増加させると、抵抗値が低下し、また抵抗値
の変化量がゆるやかになつていくのが認められ
る。
てイオン電流、ドーズ量を一定としてエネルギー
（イオン注入パワー）を、100KeV、150KeV、
200KeVと変化させイオン注入した時の膜の抵抗
値の変化を測定したものである。但し、 イオン注入パワー＝打込みエネルギー×イオン
電流／イオン打込み面積〔Ｗ／cm2〕 とする。第２図の曲線から判るようにエネルギ
ーを増加させると、抵抗値が低下し、また抵抗値
の変化量がゆるやかになつていくのが認められ
る。
イオン注入によりポリイミド系耐熱高分子材料
膜等の所謂レジスタ膜の抵抗値を変化させるに必
要な要素は、イオンの種類、イオンの加速電圧、
イオン電流密度、ドーズ量等であり、夫々が抵抗
値を変化させるパラメータとなる。イオンの種類
としては質量が大きい方が効果的であり、特に金
属イオン等の常温時で電気的に活性なもののイオ
ン注入を行つた場合はより抵抗値の低いものが得
られる。加速電圧は高い方が、イオン電流密度は
大きい方が、またドーズ量は多い方が夫々抵抗値
を下げる上で効果的である。但しレジスト膜が破
壊しない条件で選定する必要である。さらに、再
現性を得るにはイオン電流密度を安定に抑え、膜
厚を抑える必要がある。尚、不活性イオン、金属
イオンによるイオン注入でレジスト膜の変質を行
うには、現状ではPIQ（商品名）の如きポリイシ
ド系耐熱高分子材料が最も適しているが、OMR
（商品名）、CBR（商品名）等その他のフオトレジ
スト膜においても十分利用できる。
膜等の所謂レジスタ膜の抵抗値を変化させるに必
要な要素は、イオンの種類、イオンの加速電圧、
イオン電流密度、ドーズ量等であり、夫々が抵抗
値を変化させるパラメータとなる。イオンの種類
としては質量が大きい方が効果的であり、特に金
属イオン等の常温時で電気的に活性なもののイオ
ン注入を行つた場合はより抵抗値の低いものが得
られる。加速電圧は高い方が、イオン電流密度は
大きい方が、またドーズ量は多い方が夫々抵抗値
を下げる上で効果的である。但しレジスト膜が破
壊しない条件で選定する必要である。さらに、再
現性を得るにはイオン電流密度を安定に抑え、膜
厚を抑える必要がある。尚、不活性イオン、金属
イオンによるイオン注入でレジスト膜の変質を行
うには、現状ではPIQ（商品名）の如きポリイシ
ド系耐熱高分子材料が最も適しているが、OMR
（商品名）、CBR（商品名）等その他のフオトレジ
スト膜においても十分利用できる。
本発明は、上述の現象を利用し、半導体等の基
体上に有機高分子材料層を形成し、この有機高分
子材料層をイオン注入によつて変質せしめてその
変質部分を抵抗体あるいは電極等の導電体として
用いるようになし、半導体装置における信頼性の
向上、製造の合理化をなすものである。
体上に有機高分子材料層を形成し、この有機高分
子材料層をイオン注入によつて変質せしめてその
変質部分を抵抗体あるいは電極等の導電体として
用いるようになし、半導体装置における信頼性の
向上、製造の合理化をなすものである。
次に図面を用いて本発明の実施例を説明する。
第３図は多層線及び抵抗体を有した超密化集積回
路の製造に適用した場合である。先づ、第３図Ａ
に示すように第１導電形の半導体基体例えばシリ
コン半導体基体１の一主面に第２導電形の拡散層
２を形成して後、基体１の表面に形成された
SiO2等の酸化膜３に対してその拡散層２に対応
する部分にコンタクト用窓孔４を形成しこの窓孔
４を含んで酸化膜３上に例えばAlを蒸着しパタ
ーニングして第１層の配線５を形成する（第３図
Ｂ）。次に、第１層の配線５上を覆うようにSiO2
等の酸化膜６を形成し、この酸化膜６にコンタク
ト用の窓孔７を形成する（第３図Ｃ）。次に、基
体上面全面にポリイミド系耐熱高分子材料層８を
被着して後、図示せざるも、この高分子材料層８
を所望パターンに選択エツチングし、しかる後、
抵抗体を形成すべき領域９及び第１層配線５と導
通をとりたい領域１０を除くように高分子材料層
８上にイオン注入用マスク１１を形成し、このマ
スク１１を介して所要の不純物イオン例えばアル
ゴンイオン（Ar+）１２を高分子材料層８に選択
的にイオン注入する。このイオン注入で高分子材
料層８の各イオン注入された領域９及１０は変質
し、夫々抵抗体９′及び導電体１０′として構成さ
れる。高分子材料層８において、マスク１１に被
覆されイオン注入を受けない部分は従来と同様の
絶縁膜として残される（第３図Ｄ及びＥ）。次に、
マスク１１を除去し、高分子材料層８の上面に
Al等の金属と蒸着し、パターニングして第２層
配線１３を形成する。この第２層配線１３は高分
子材料層の変質による導電体１０′を通して第１
層配線５と電気的に接続され、また抵抗体９′の
一端にオーミツクに接続される。（第３図Ｆ）。
第３図は多層線及び抵抗体を有した超密化集積回
路の製造に適用した場合である。先づ、第３図Ａ
に示すように第１導電形の半導体基体例えばシリ
コン半導体基体１の一主面に第２導電形の拡散層
２を形成して後、基体１の表面に形成された
SiO2等の酸化膜３に対してその拡散層２に対応
する部分にコンタクト用窓孔４を形成しこの窓孔
４を含んで酸化膜３上に例えばAlを蒸着しパタ
ーニングして第１層の配線５を形成する（第３図
Ｂ）。次に、第１層の配線５上を覆うようにSiO2
等の酸化膜６を形成し、この酸化膜６にコンタク
ト用の窓孔７を形成する（第３図Ｃ）。次に、基
体上面全面にポリイミド系耐熱高分子材料層８を
被着して後、図示せざるも、この高分子材料層８
を所望パターンに選択エツチングし、しかる後、
抵抗体を形成すべき領域９及び第１層配線５と導
通をとりたい領域１０を除くように高分子材料層
８上にイオン注入用マスク１１を形成し、このマ
スク１１を介して所要の不純物イオン例えばアル
ゴンイオン（Ar+）１２を高分子材料層８に選択
的にイオン注入する。このイオン注入で高分子材
料層８の各イオン注入された領域９及１０は変質
し、夫々抵抗体９′及び導電体１０′として構成さ
れる。高分子材料層８において、マスク１１に被
覆されイオン注入を受けない部分は従来と同様の
絶縁膜として残される（第３図Ｄ及びＥ）。次に、
マスク１１を除去し、高分子材料層８の上面に
Al等の金属と蒸着し、パターニングして第２層
配線１３を形成する。この第２層配線１３は高分
子材料層の変質による導電体１０′を通して第１
層配線５と電気的に接続され、また抵抗体９′の
一端にオーミツクに接続される。（第３図Ｆ）。
かかる製法によれば、高分子材料層８を形成し
て後、マスク１１を介して選択的に所要部分に対
してイオン注入することによつて、局部的に抵抗
体９′あるいは導電体１０′が同一平面内で同時的
に形成され、スルホールを形成することなく面一
状態で多層配線の形成が可能となり、段切れによ
る断線がなくなり集積回路の信頼性が向上する。
特に抵抗体９′が高精度に且つ500℃以下の低温処
理で容易に形成でき、例えばMOS−LSI等にお
いては極めて好適である。高分子材料層の変質を
利用するために、工程が簡単で多額の設備投資の
必要がなく省力合理化が可能となる。また、多層
構造を可能とし超密度集積回路の集積度を向上さ
せると共に、設計上の容易度を増加させる。特
に、同一の高分子材料層において、イオン注入に
よつて局部的に抵抗体、導電体が形成され、イオ
ン注入されない他部分が従来の電気的シールド又
は半導体表面保護膜としての機能を果すために、
同一面にある高分子材料層が多機能化層となり、
より設計の自由度が大きくなる。さらに、高分子
材料層のイオン注入された部分は硬くなるために
配線として利用した場合ボンデイングパツド直下
まで配線でき、ボンデイングも有利となる。尚、
有機高分子材料層８として例えばCBR（商品名）
などのフオトレジスト膜を用いるときはパターン
形成の際のフオトレジスト工程が省略できる。
て後、マスク１１を介して選択的に所要部分に対
してイオン注入することによつて、局部的に抵抗
体９′あるいは導電体１０′が同一平面内で同時的
に形成され、スルホールを形成することなく面一
状態で多層配線の形成が可能となり、段切れによ
る断線がなくなり集積回路の信頼性が向上する。
特に抵抗体９′が高精度に且つ500℃以下の低温処
理で容易に形成でき、例えばMOS−LSI等にお
いては極めて好適である。高分子材料層の変質を
利用するために、工程が簡単で多額の設備投資の
必要がなく省力合理化が可能となる。また、多層
構造を可能とし超密度集積回路の集積度を向上さ
せると共に、設計上の容易度を増加させる。特
に、同一の高分子材料層において、イオン注入に
よつて局部的に抵抗体、導電体が形成され、イオ
ン注入されない他部分が従来の電気的シールド又
は半導体表面保護膜としての機能を果すために、
同一面にある高分子材料層が多機能化層となり、
より設計の自由度が大きくなる。さらに、高分子
材料層のイオン注入された部分は硬くなるために
配線として利用した場合ボンデイングパツド直下
まで配線でき、ボンデイングも有利となる。尚、
有機高分子材料層８として例えばCBR（商品名）
などのフオトレジスト膜を用いるときはパターン
形成の際のフオトレジスト工程が省略できる。
第４図Ａ〜Ｅは混成集積回路等に用いられる高
抵抗素子を得る場合である。先づ、半導体基板、
例えばシリコンウエーハ２１を用意し、その一面
に熱酸化又はCVD（化学気相成長）法等にてSiO2
の如き酸化膜２２を形成する。次に、フオトレジ
スト工程を用いて酸化膜２２上に有機高分子材料
即ち所謂一般のフオトレジスト膜による抵抗パタ
ーン２８を形成して後、抵抗パターン２８を含む
ウエーハ２１の全面に所要の不純物イオンを注入
し、パターン２８を高抵抗体に変質せしめる。次
にCVD法にて全面にSiO2等の絶縁膜２３を形成
し、抵抗パターン２８に電極取出用の窓孔２４を
形成する。しかる後、窓孔２４を含んでAl等の
電極材料を蒸着しパターニングして対の電極２５
及び２６を形成して目的の高抵抗素子２７を得
る。
抵抗素子を得る場合である。先づ、半導体基板、
例えばシリコンウエーハ２１を用意し、その一面
に熱酸化又はCVD（化学気相成長）法等にてSiO2
の如き酸化膜２２を形成する。次に、フオトレジ
スト工程を用いて酸化膜２２上に有機高分子材料
即ち所謂一般のフオトレジスト膜による抵抗パタ
ーン２８を形成して後、抵抗パターン２８を含む
ウエーハ２１の全面に所要の不純物イオンを注入
し、パターン２８を高抵抗体に変質せしめる。次
にCVD法にて全面にSiO2等の絶縁膜２３を形成
し、抵抗パターン２８に電極取出用の窓孔２４を
形成する。しかる後、窓孔２４を含んでAl等の
電極材料を蒸着しパターニングして対の電極２５
及び２６を形成して目的の高抵抗素子２７を得
る。
この高抵抗素子２７によれば、抵抗値を決定す
るための断面積及び抵抗率に関してみた場合、断
面積は抵抗パターン２８を形成する際のフオトレ
ジスト膜自体の解像度、膜厚でコントロールさ
れ、抵抗率はイオン注入の際のドーズ量で決定さ
れるので、従来の例えば多結晶シリコンを使つた
高抵抗素子に比して非常に高い制御性が得られ
る。従つて、パターニングのばらつき、抵抗値の
ばらつき等が小さく高抵抗素子の製造歩留りが向
上する。又、上記の抵抗値の制御によつて抵抗パ
ターンの面積をも十分制御することができ、面積
的にも従来の約1/40程度で十分に同程度の抵抗素
子が得られる。これにより例えば同一ウエーハ上
に他の素子と共に高抵抗素子を作るのが可能とな
る。
るための断面積及び抵抗率に関してみた場合、断
面積は抵抗パターン２８を形成する際のフオトレ
ジスト膜自体の解像度、膜厚でコントロールさ
れ、抵抗率はイオン注入の際のドーズ量で決定さ
れるので、従来の例えば多結晶シリコンを使つた
高抵抗素子に比して非常に高い制御性が得られ
る。従つて、パターニングのばらつき、抵抗値の
ばらつき等が小さく高抵抗素子の製造歩留りが向
上する。又、上記の抵抗値の制御によつて抵抗パ
ターンの面積をも十分制御することができ、面積
的にも従来の約1/40程度で十分に同程度の抵抗素
子が得られる。これにより例えば同一ウエーハ上
に他の素子と共に高抵抗素子を作るのが可能とな
る。
第５図は光応答素子の製造に適用した場合であ
る。之は、第１導電形の半導体基体３１の一面に
第２導電形の拡散層３２を形成して後、その光３
３を受ける拡散層３２上に例えばポリイミド系耐
熱高分子材料層８を選択的に形成しイオン注入し
て光透過性の電極３４を形成し、光応答素子を構
成する。
る。之は、第１導電形の半導体基体３１の一面に
第２導電形の拡散層３２を形成して後、その光３
３を受ける拡散層３２上に例えばポリイミド系耐
熱高分子材料層８を選択的に形成しイオン注入し
て光透過性の電極３４を形成し、光応答素子を構
成する。
従来の光応答素子における電極には、ネサ膜を
用いているが、ネサ膜の形成工程は厳しい条件を
要し、膜の不安定性、金属配線との密着等、歩留
り低下や信頼性に問題があつた。しかるに、上記
の本発明によれば、工程も容易であり、再現性も
よく高信頼性をもつて電極３４を形成することが
できる。
用いているが、ネサ膜の形成工程は厳しい条件を
要し、膜の不安定性、金属配線との密着等、歩留
り低下や信頼性に問題があつた。しかるに、上記
の本発明によれば、工程も容易であり、再現性も
よく高信頼性をもつて電極３４を形成することが
できる。
上述せる如く、本発明によれば、通常のレジス
ト膜として用いる有機高分子材料にイオン注入し
て得られる変質膜を利用することによつて、容易
且つ精度の高い抵抗体あるいは導電体が得られる
ものであり、従つて、この技術を半導体装置の製
造に応用することによつて多層構造の超密度集積
回路、混成集積回路等の半導体装置の信頼性の向
上、製造の合理化をより促進させることが出来ぬ
ものである。
ト膜として用いる有機高分子材料にイオン注入し
て得られる変質膜を利用することによつて、容易
且つ精度の高い抵抗体あるいは導電体が得られる
ものであり、従つて、この技術を半導体装置の製
造に応用することによつて多層構造の超密度集積
回路、混成集積回路等の半導体装置の信頼性の向
上、製造の合理化をより促進させることが出来ぬ
ものである。
第１図はポリイシド系耐熱高分子材料膜にイオ
ン注入したときのドーズ量と膜の抵抗値の関係を
示す特性図、第２図はポリイシド系耐熱高分子材
料膜に対しエネルギを変えてイオン注入したとき
の膜の抵抗値変化を示す特性図、第３図Ａ〜Ｆは
本発明の一実施例を示す工程順の断面図、第４図
Ａ〜Ｅは本発明の他の実施例を示す工程順の断面
図、第５図はさらに本発明の他の実施例を示す断
面図である。 １は半導体基体、２は拡散層、８は有機高分子
材料層、９′は抵抗体、１０′は導電体、１２はイ
オン注入である。
ン注入したときのドーズ量と膜の抵抗値の関係を
示す特性図、第２図はポリイシド系耐熱高分子材
料膜に対しエネルギを変えてイオン注入したとき
の膜の抵抗値変化を示す特性図、第３図Ａ〜Ｆは
本発明の一実施例を示す工程順の断面図、第４図
Ａ〜Ｅは本発明の他の実施例を示す工程順の断面
図、第５図はさらに本発明の他の実施例を示す断
面図である。 １は半導体基体、２は拡散層、８は有機高分子
材料層、９′は抵抗体、１０′は導電体、１２はイ
オン注入である。
Claims (1)
- １ 基体上の絶縁性有機高分子材料層に不活性イ
オンを注入して変質させることにより、抵抗値を
制御することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779779A JPS5642366A (en) | 1979-09-13 | 1979-09-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779779A JPS5642366A (en) | 1979-09-13 | 1979-09-13 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5642366A JPS5642366A (en) | 1981-04-20 |
| JPS6325505B2 true JPS6325505B2 (ja) | 1988-05-25 |
Family
ID=14720519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11779779A Granted JPS5642366A (en) | 1979-09-13 | 1979-09-13 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5642366A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138960A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erzeugung elektrisch leitender schichten |
| JPS58101439A (ja) * | 1981-12-12 | 1983-06-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59111353A (ja) * | 1982-12-17 | 1984-06-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59186365A (ja) * | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0327700Y2 (ja) * | 1987-05-20 | 1991-06-14 | ||
| US5753523A (en) * | 1994-11-21 | 1998-05-19 | Brewer Science, Inc. | Method for making airbridge from ion-implanted conductive polymers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS531109B2 (ja) * | 1973-02-20 | 1978-01-14 |
-
1979
- 1979-09-13 JP JP11779779A patent/JPS5642366A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5642366A (en) | 1981-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| US5373192A (en) | Electromigration resistance metal interconnect | |
| JPH0574940B2 (ja) | ||
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| JPS6325505B2 (ja) | ||
| JPS6271255A (ja) | 注入された抵抗器の製作方法および半導体抵抗器 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPH02138769A (ja) | Ｍｏｓ技術で集積キャパシタを製造するための方法 | |
| JPH0117254B2 (ja) | ||
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS59111353A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPH02210833A (ja) | 半導体装置の製造方法 | |
| JPH0472630A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPH03133157A (ja) | 半導体装置の製造方法 | |
| JPH04359559A (ja) | 抵抗素子の形成方法 | |
| JPH0917952A (ja) | 半導体集積回路およびその製造方法 | |
| JPH03201456A (ja) | コンタクト抵抗測定用の半導体装置及びその製造方法 | |
| JPH0569312B2 (ja) |