JPH03201515A - 表面実装部品 - Google Patents
表面実装部品Info
- Publication number
- JPH03201515A JPH03201515A JP1342621A JP34262189A JPH03201515A JP H03201515 A JPH03201515 A JP H03201515A JP 1342621 A JP1342621 A JP 1342621A JP 34262189 A JP34262189 A JP 34262189A JP H03201515 A JPH03201515 A JP H03201515A
- Authority
- JP
- Japan
- Prior art keywords
- surface mounting
- solder
- mounting component
- plane
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Details Of Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は表面実装回路用の表面実装部品に関する。特に
印刷多層基板用の表面実装部品に関する。
印刷多層基板用の表面実装部品に関する。
従来の技術
従来、通常のプリント配線板においては、Ｃｕ箔箔線線
設けられた紙フエノール基板あるいはガラスエポキシ基
板上にレジストと呼ばれる絶縁性の保護層がランドと呼
ばれるＣｕ箔に設けられた半田付部を除いて被覆されて
いる。上記プリント基板に表面実装部品を実装するには
、例えば板厚０．２ ｍのメタル版を用いてクリーム半
田を印ＩＩＩ ！布し、表面実装部品を前記クリーム半
田の粘着力によりプリント基板上に接着載荷したのち、
例えば２３０°Ｃの雰囲気炉においてリフロー工程とよ
ばれる前記クリーム半田を融解・半田付けする工程にて
、実装していた。
設けられた紙フエノール基板あるいはガラスエポキシ基
板上にレジストと呼ばれる絶縁性の保護層がランドと呼
ばれるＣｕ箔に設けられた半田付部を除いて被覆されて
いる。上記プリント基板に表面実装部品を実装するには
、例えば板厚０．２ ｍのメタル版を用いてクリーム半
田を印ＩＩＩ ！布し、表面実装部品を前記クリーム半
田の粘着力によりプリント基板上に接着載荷したのち、
例えば２３０°Ｃの雰囲気炉においてリフロー工程とよ
ばれる前記クリーム半田を融解・半田付けする工程にて
、実装していた。
発明が解決しようとする課題
近年、実装回路のデジタル化に伴いデジタル回路部より
高周波ノイズが輻射および配線的伝搬により他の回路に
妨害信号となり悪影響をもたらすことが増加している。
高周波ノイズが輻射および配線的伝搬により他の回路に
妨害信号となり悪影響をもたらすことが増加している。
この高周波ノイズの低減に、近年ＰＴＦ（Ｐｏｌｙｍｅ
ｒ Ｔｈ１ｃｋ Ｆｉｉｍ）多層基板が使用される
ようになってきた。
ｒ Ｔｈ１ｃｋ Ｆｉｉｍ）多層基板が使用される
ようになってきた。
第３図に示すように、ＰＴＦ多層基板２０は、例えば膜
厚３５μｍのＣｕ箔２２を貼ったＣｕ貼プリント基板２
１上にアンダーコートと呼ばれる絶縁層２３を介して、
導電体層となるＣｕまたはＡｇを主成分とするＰＴＦＩ
ｉ２４をスクリーン印刷したのち、例えば１６０℃の雰
囲気炉で硬化する。続いてオーバーコートと呼ばれる絶
縁層２５を設けて構成されるものである。
厚３５μｍのＣｕ箔２２を貼ったＣｕ貼プリント基板２
１上にアンダーコートと呼ばれる絶縁層２３を介して、
導電体層となるＣｕまたはＡｇを主成分とするＰＴＦＩ
ｉ２４をスクリーン印刷したのち、例えば１６０℃の雰
囲気炉で硬化する。続いてオーバーコートと呼ばれる絶
縁層２５を設けて構成されるものである。
しかし、ＰＴＦ多層基板２０に表面実装部品３１を実装
した場合、半田付不良が多数発生すると言う問題点を有
していた。
した場合、半田付不良が多数発生すると言う問題点を有
していた。
ＰＴＦ多層基板２０においては絶縁層の厚みは眉間ショ
ートを防止するためアンダーコート２２で少なくとも４
０ｐｍ、オーバー：１Ｉ−）２４で２０ａｍであり、従
ってＣｕ箔クランド２２１と表面実装部品３１の半田端
子部３１１は６０μｍ以上の空線を有していた。
ートを防止するためアンダーコート２２で少なくとも４
０ｐｍ、オーバー：１Ｉ−）２４で２０ａｍであり、従
ってＣｕ箔クランド２２１と表面実装部品３１の半田端
子部３１１は６０μｍ以上の空線を有していた。
しかし、印刷時のクリーム半田の厚みは１００ μｍ程
度であり、ＰＴＦ基板への従来の表面実装部品の接着は
可能であるが、リフロー工程においてクリーム半田は溶
剤成分が分離し、半田成分のみ凝集するため厚みは半分
程度になり、同図２７に示した半田形状となることが半
田付不良の発生原因であることを本発明者らは見いだし
た０本発明は、表面実装部品とＣｕ箔ランド間の半田付
不良をなくすことを目的とする。
度であり、ＰＴＦ基板への従来の表面実装部品の接着は
可能であるが、リフロー工程においてクリーム半田は溶
剤成分が分離し、半田成分のみ凝集するため厚みは半分
程度になり、同図２７に示した半田形状となることが半
田付不良の発生原因であることを本発明者らは見いだし
た０本発明は、表面実装部品とＣｕ箔ランド間の半田付
不良をなくすことを目的とする。
課題を解決するための手段
本発明者らは上記課題に鑑みて、チップ抵抗、チップコ
ンデンサ、チップコイル等の配線基板上に表面実装する
表面実装部品において、前記表面実装部品を表面実装す
る配線基板と対向する前記表面実装部品の対向基板側部
内に設けられた半田端子部を少なくとも前記対向基板側
部の主平面に対して凸平面状に設けた構成とするもので
ある。
ンデンサ、チップコイル等の配線基板上に表面実装する
表面実装部品において、前記表面実装部品を表面実装す
る配線基板と対向する前記表面実装部品の対向基板側部
内に設けられた半田端子部を少なくとも前記対向基板側
部の主平面に対して凸平面状に設けた構成とするもので
ある。
特に前記主平面と凸平面との高低差を少なくとも２０μ
ｍ以上設けた構成とするものである。
ｍ以上設けた構成とするものである。
作用
本発明の構成によれば、表面実装部品は半田端子部が肉
厚であり、このためＰＴＦ多層基板におけるＣｕＦ１！
ｉｕンドと実装部品半田端子部との間隔が４０μｍ程度
となる。従って、Ｃｕ箔ラうド上にクリーム半田印刷し
た場合絶縁層上にクリーム半田が現れ、表面実装部品が
クリーム半田により接着される。更に、リフロー工程に
おいて、クリーム半田による半田層の収縮によってもＣ
ｕＶ３ｕンドと実装部品半田端子部との半田接続は問題
なく、良好な半田付けを行うことができる。
厚であり、このためＰＴＦ多層基板におけるＣｕＦ１！
ｉｕンドと実装部品半田端子部との間隔が４０μｍ程度
となる。従って、Ｃｕ箔ラうド上にクリーム半田印刷し
た場合絶縁層上にクリーム半田が現れ、表面実装部品が
クリーム半田により接着される。更に、リフロー工程に
おいて、クリーム半田による半田層の収縮によってもＣ
ｕＶ３ｕンドと実装部品半田端子部との半田接続は問題
なく、良好な半田付けを行うことができる。
実施例
以下に図面を参照して本発明の表面実装部品の一実施例
について詳細に説明する。
について詳細に説明する。
本発明に係わる一実施例を第１図に示す、同図は本発明
の要部断面構造を示したものである。すなわち、チップ
抵抗、チップコンデンサ、チップコイル等の配線基板上
に表面実装する表面実装部品ｌＯにおいて、表面実装部
品１０を表面実装する配ｖＡ基板と対向する表面実装部
品ｌＯの対向基板側部ｌｌ内に設けられた半田端子部１
１ａ、ｌｌｂを少なくとも対向基板側部１１の主平面ｔ
ｉｃに対して凸平面状に設けた構成とするものである。
の要部断面構造を示したものである。すなわち、チップ
抵抗、チップコンデンサ、チップコイル等の配線基板上
に表面実装する表面実装部品ｌＯにおいて、表面実装部
品１０を表面実装する配ｖＡ基板と対向する表面実装部
品ｌＯの対向基板側部ｌｌ内に設けられた半田端子部１
１ａ、ｌｌｂを少なくとも対向基板側部１１の主平面ｔ
ｉｃに対して凸平面状に設けた構成とするものである。
特に主平面１１Ｃと凸平面１１ａ ｃＳｌｌｂｃとの高
低差＋１．、．１２を少なくとも２０μｍ以上設けるも
のである。
低差＋１．、．１２を少なくとも２０μｍ以上設けるも
のである。
本発明の一実施例における実装例を第２図に示す、同図
において１０．１１、ｌｌａ、ｌｌｂは第１図と同一で
ある。ＰＴＦ多層基板２０は、例えば膜厚３５μｍのＣ
ｕＦ＆２２を貼ったＣｕ貼プリント基板２１上にアンダ
ーコートと呼ばれる絶縁１ｉ２３を介して、導電体層と
なるＣｕまたはＡｇを主成分とするＰＴＦ層２４をスク
リーン印刷したのち、例えば１６０°Ｃの雰囲気炉で硬
化する。続いてオーバーコートと呼ばれる絶縁層２５を
設けて構成されている。この場合、ＰＴＦ多層基板２０
においては絶縁層の厚みは通常層間ショートを防止する
ためアンダーコート２２で少なくとも４０μｍ１オーバ
ーコート２４で２０μｍとされている。
において１０．１１、ｌｌａ、ｌｌｂは第１図と同一で
ある。ＰＴＦ多層基板２０は、例えば膜厚３５μｍのＣ
ｕＦ＆２２を貼ったＣｕ貼プリント基板２１上にアンダ
ーコートと呼ばれる絶縁１ｉ２３を介して、導電体層と
なるＣｕまたはＡｇを主成分とするＰＴＦ層２４をスク
リーン印刷したのち、例えば１６０°Ｃの雰囲気炉で硬
化する。続いてオーバーコートと呼ばれる絶縁層２５を
設けて構成されている。この場合、ＰＴＦ多層基板２０
においては絶縁層の厚みは通常層間ショートを防止する
ためアンダーコート２２で少なくとも４０μｍ１オーバ
ーコート２４で２０μｍとされている。
ＰＴＦ多層基板２０に表面実装部品１０を実装した場合
、Ｃｕ箔クランド２２１と表面実装部品１０の半田端子
部１１ａ、ｌｌｂとの間隔は少なくとも４０μｍ以下と
なり、リフロー工程後の半田２７により、Ｃｕ箔クラン
ド２２１表面実装部品１０の半田端子部１１ａ、１１ｂ
とを良好に半田付けすることができる。
、Ｃｕ箔クランド２２１と表面実装部品１０の半田端子
部１１ａ、ｌｌｂとの間隔は少なくとも４０μｍ以下と
なり、リフロー工程後の半田２７により、Ｃｕ箔クラン
ド２２１表面実装部品１０の半田端子部１１ａ、１１ｂ
とを良好に半田付けすることができる。
発明の効果
本発明に係わる表面実装部品は、半田端子部を主平面に
対して凸形状にしているので、ＰＴＦ多層基板のような
絶縁層の層厚が６０μｍ以上と厚いにも関わらず半田付
けを良好に行うことができ、半田付は不良の低減に大き
な効果がある。
対して凸形状にしているので、ＰＴＦ多層基板のような
絶縁層の層厚が６０μｍ以上と厚いにも関わらず半田付
けを良好に行うことができ、半田付は不良の低減に大き
な効果がある。
第１図は本発明の一実施例にかかる表面実装部品の側面
図、第２図は本発明の一実施例にかかる表面実装部品の
実装例の要部断面図、第３図は従来の技術に係わる実装
例を示す要部断面図である。 １１・・・・・・表面実装部品、１１・・・・・・対向
基板側部、１１ａ、ｌｌｂ・・・・・・半田端子部、ｌ
ｌｃ・・・・・・主平面、１ｌａｃ、１ｌｂｃ・・・・
・・凸平面。
図、第２図は本発明の一実施例にかかる表面実装部品の
実装例の要部断面図、第３図は従来の技術に係わる実装
例を示す要部断面図である。 １１・・・・・・表面実装部品、１１・・・・・・対向
基板側部、１１ａ、ｌｌｂ・・・・・・半田端子部、ｌ
ｌｃ・・・・・・主平面、１ｌａｃ、１ｌｂｃ・・・・
・・凸平面。
Claims (2)
- （１）チップ抵抗、チップコンデンサ、チップコイル等
の配線基板上に表面実装する表面実装部品において、表
面実装する配線基板と対向する半田端子部を少なくとも
対向基板側部の主平面に対して凸平面状に設けたことを
特徴とする表面実装部品。 - （２）主平面と凸平面との高低差を少なくとも２０μｍ
以上もうけたことを特徴とする特許請求の範囲第１項記
載の表面実装部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342621A JPH03201515A (ja) | 1989-12-28 | 1989-12-28 | 表面実装部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342621A JPH03201515A (ja) | 1989-12-28 | 1989-12-28 | 表面実装部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201515A true JPH03201515A (ja) | 1991-09-03 |
Family
ID=18355192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342621A Pending JPH03201515A (ja) | 1989-12-28 | 1989-12-28 | 表面実装部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246002A (ja) * | 1996-03-13 | 1997-09-19 | Kamaya Denki Kk | チップ抵抗器 |
-
1989
- 1989-12-28 JP JP1342621A patent/JPH03201515A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246002A (ja) * | 1996-03-13 | 1997-09-19 | Kamaya Denki Kk | チップ抵抗器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820916B2 (en) | Composite ceramic substrate | |
| US3851223A (en) | Microcircuit board | |
| US6265671B1 (en) | Printed-wiring board and a production method thereof | |
| US11470726B2 (en) | Connecting electronic components to mounting substrates | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| KR100279112B1 (ko) | 기판에 전기 전도성 접점을 형성하는 방법 | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2002076629A (ja) | 複合多層配線基板 | |
| KR100204613B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JP3855303B2 (ja) | プリント配線板の製造方法 | |
| JPH0282597A (ja) | プリント配線板 | |
| JPS61242095A (ja) | 印刷配線基板の製造方法 | |
| JPH02177590A (ja) | プリント配線板 | |
| JPH05251838A (ja) | プリント配線板 | |
| JPS6317589A (ja) | 二層プリント回路基板 | |
| JPH0870063A (ja) | 混成集積回路およびこれを含む回路装置 | |
| JPS6399594A (ja) | プリント配線基板の製造方法 | |
| JPS58143598A (ja) | 電子回路部品 | |
| JP2000323837A (ja) | 多層印刷配線基板の製造方法 | |
| JPH04114493A (ja) | プリント配線板 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS6354714A (ja) | 混成集積回路の製造方法 |