JPS6399594A - プリント配線基板の製造方法 - Google Patents
プリント配線基板の製造方法Info
- Publication number
- JPS6399594A JPS6399594A JP24497986A JP24497986A JPS6399594A JP S6399594 A JPS6399594 A JP S6399594A JP 24497986 A JP24497986 A JP 24497986A JP 24497986 A JP24497986 A JP 24497986A JP S6399594 A JPS6399594 A JP S6399594A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- printed wiring
- wiring board
- conductor layer
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント配線基板の製造方法に関するものであ
り、特にチップ部品実装用プリント配線基板のソルダー
レジスト印刷技術に関するものである。
り、特にチップ部品実装用プリント配線基板のソルダー
レジスト印刷技術に関するものである。
本発明はプリント配線基板の製造方法において、配線回
路パターンとは逆のパターンを有するマスクを用いて基
板上に第１のソルダーレジスト印刷を行った後、導体層
の表面を研摩し、次いで、導体層のうちのハンダ付領域
を除いた部分に対応したパターンを有するマスクを用い
て導体層上に第２のソルダーレジスト印刷を行うように
することにより、 ソルダーレジストの「ニジミ」 （ハンダ付領域への印
刷滲み）、「エツジ入らす」 （非ハンダ付領域の露出
）及びチップ部品実装時の半田未着の問題を同時に解決
することができるようにしたものである。
路パターンとは逆のパターンを有するマスクを用いて基
板上に第１のソルダーレジスト印刷を行った後、導体層
の表面を研摩し、次いで、導体層のうちのハンダ付領域
を除いた部分に対応したパターンを有するマスクを用い
て導体層上に第２のソルダーレジスト印刷を行うように
することにより、 ソルダーレジストの「ニジミ」 （ハンダ付領域への印
刷滲み）、「エツジ入らす」 （非ハンダ付領域の露出
）及びチップ部品実装時の半田未着の問題を同時に解決
することができるようにしたものである。
従来より、例えばテレビジョン受像機、ラジオ受信機等
の電子機器にはプリント配線基板が多用されている。こ
のプリント配線基板は、例えば、絶縁基板上に導体材料
により配線回路パターンを形成した後、いわゆるハンダ
ブリッジ等を防止するために、ランド（ハンダ付領域）
を除く領域すなわちランド間を接続するラインを含む非
ハンダ付領域にソルダーレジストを塗布することによっ
て製造される。又、従来このプリント配線基板にチップ
部品を半田デイツプ法などで固着させることが行われて
いる。この場合、ソルダーレジストを塗布してからチッ
プ部品の半田付けを行う。ソルダーレジストの塗布は通
常スクリーン印刷により行われる。その際に、非ハンダ
付領域にソルダーレジストを１回だけ印刷する従来の印
刷方法（１回印刷法）には「ニジミ」及び「エツジ入ら
ず」の問題があった。そこでこの問題を解決するために
、基板上の非ハンダ付領域を完全に被覆するようにかつ
導体層の厚み以上の厚みをもって第１のソルダーレジス
ト印刷を行った後、導体層上を研摩し、ハンダ付領域以
外の領域に第２のソルダーレジスト印刷を行う２回印刷
法が提案されてい配線基板においてチップ実装が増加し
、上記２回印刷法を行ったプリント配線基板でチップ実
装時に半田未着の問題か新たに発生している。
の電子機器にはプリント配線基板が多用されている。こ
のプリント配線基板は、例えば、絶縁基板上に導体材料
により配線回路パターンを形成した後、いわゆるハンダ
ブリッジ等を防止するために、ランド（ハンダ付領域）
を除く領域すなわちランド間を接続するラインを含む非
ハンダ付領域にソルダーレジストを塗布することによっ
て製造される。又、従来このプリント配線基板にチップ
部品を半田デイツプ法などで固着させることが行われて
いる。この場合、ソルダーレジストを塗布してからチッ
プ部品の半田付けを行う。ソルダーレジストの塗布は通
常スクリーン印刷により行われる。その際に、非ハンダ
付領域にソルダーレジストを１回だけ印刷する従来の印
刷方法（１回印刷法）には「ニジミ」及び「エツジ入ら
ず」の問題があった。そこでこの問題を解決するために
、基板上の非ハンダ付領域を完全に被覆するようにかつ
導体層の厚み以上の厚みをもって第１のソルダーレジス
ト印刷を行った後、導体層上を研摩し、ハンダ付領域以
外の領域に第２のソルダーレジスト印刷を行う２回印刷
法が提案されてい配線基板においてチップ実装が増加し
、上記２回印刷法を行ったプリント配線基板でチップ実
装時に半田未着の問題か新たに発生している。
そこで、本発明は従来の１回印刷法における「ニジミ」
及び「エツジ入らず」の問題を解決すると同時に半田未
着の問題を解決することを目的とする。
及び「エツジ入らず」の問題を解決すると同時に半田未
着の問題を解決することを目的とする。
本発明者らは上記の問題点を解決するために鋭意検討し
た結果、本発明に到達した。
た結果、本発明に到達した。
即ち、本発明は、絶縁基板上に配線回路パターンの導体
層を有するプリント配線基板の製造方法において、前記
パターンとは逆のパターンを有するマスクを用いて基板
上に第１のソルダーレジスト印刷を行った後、前記導体
層の表面を機械的に研摩し、次いで、前記導体層のうち
のハンダ付領域を除いた部分に対応するパターンを有す
るマスクを用いて導体層上に第２のソルダーレジスト印
刷を行うプリント配線基板の製造方法に係る。
層を有するプリント配線基板の製造方法において、前記
パターンとは逆のパターンを有するマスクを用いて基板
上に第１のソルダーレジスト印刷を行った後、前記導体
層の表面を機械的に研摩し、次いで、前記導体層のうち
のハンダ付領域を除いた部分に対応するパターンを有す
るマスクを用いて導体層上に第２のソルダーレジスト印
刷を行うプリント配線基板の製造方法に係る。
本発明によれば、第１のソルダーレジスト印刷後の機械
的研摩によって、ソルダーレジストを塗布する必要のな
いハンダ付領域に滲み出したソルダーレジストが除去さ
れ、第２のソルダーレジスト印刷では導体層のうちのハ
ンダ付領域を除いた部分にのみソルダーレジストを印刷
するようにしているため、先に提案された２回印刷法に
比べてチップ部品を実装した場合のチップ部品とソルダ
ーレジストとの間隙を大きくすることができ、半田未着
の問題が解決され、同時に「ニジミ」及び「エツジ入ら
ず」といった従来の１回印刷法の問題点も効果的に解決
される。
的研摩によって、ソルダーレジストを塗布する必要のな
いハンダ付領域に滲み出したソルダーレジストが除去さ
れ、第２のソルダーレジスト印刷では導体層のうちのハ
ンダ付領域を除いた部分にのみソルダーレジストを印刷
するようにしているため、先に提案された２回印刷法に
比べてチップ部品を実装した場合のチップ部品とソルダ
ーレジストとの間隙を大きくすることができ、半田未着
の問題が解決され、同時に「ニジミ」及び「エツジ入ら
ず」といった従来の１回印刷法の問題点も効果的に解決
される。
以下、本発明のプリント配線基板の製造方法の一実施例
を図面に沿って工程順に説明する。なお、本実施例にお
けるプリント配線基板は両面基板であるが、説明を簡略
化するために一方の面についてのみ説明する。
を図面に沿って工程順に説明する。なお、本実施例にお
けるプリント配線基板は両面基板であるが、説明を簡略
化するために一方の面についてのみ説明する。
先ず、絶縁基板１上にランド２、ライン３．４等からな
る配線回路パターンの銅導体層を有し、スルホール５が
形成された第１図のプリント配線基板に回路パターンと
は逆のパターンを有するマスクを用いて導体層の厚さよ
り薄く第１のソルダーレジスト６を印刷する（第２図）
。なお、この工程において、ソルダーレジスト６がラン
ド２の端部領域２ａに掛かっても、これは次の工程で除
去されるため差し支えない。
る配線回路パターンの銅導体層を有し、スルホール５が
形成された第１図のプリント配線基板に回路パターンと
は逆のパターンを有するマスクを用いて導体層の厚さよ
り薄く第１のソルダーレジスト６を印刷する（第２図）
。なお、この工程において、ソルダーレジスト６がラン
ド２の端部領域２ａに掛かっても、これは次の工程で除
去されるため差し支えない。
次に、ソルダーレジスト６を乾燥しランド２及びライン
３．４等からなる導体層の表面を機械的に研摩して導体
層上のソルダーレジストを除去する（第３図）。上記研
摩は、例えば、回転ベルト式研摩機を用いて行えばよい
。
３．４等からなる導体層の表面を機械的に研摩して導体
層上のソルダーレジストを除去する（第３図）。上記研
摩は、例えば、回転ベルト式研摩機を用いて行えばよい
。
最後に、ライン３．４に対応する部分に開口を有するマ
スクを用いて、ライン３．４に第２のソルダーレジスト
マをスクリーン印刷する。第１のソルダーレジスト印刷
の際に発生することがあるエツジ入らずば、この第２の
ソルダーレジスト印刷によって解消することができる。
スクを用いて、ライン３．４に第２のソルダーレジスト
マをスクリーン印刷する。第１のソルダーレジスト印刷
の際に発生することがあるエツジ入らずば、この第２の
ソルダーレジスト印刷によって解消することができる。
次いで、こうして本実施例の方法により得られたプリン
ト配線基板上にチップ部品８を接着剤９により仮接着す
る（第５図）。次いでチップ部品８は半田デイツプ法に
より固着される。第５図から明らかなように、このプリ
ント配＆ｉｌ基板においては、チップ部品とソルダーレ
ジストとの間隙が大きく、ガスが早く抜けるため、チッ
プ実装時の半田未着の発生を効果的に回避できる。
ト配線基板上にチップ部品８を接着剤９により仮接着す
る（第５図）。次いでチップ部品８は半田デイツプ法に
より固着される。第５図から明らかなように、このプリ
ント配＆ｉｌ基板においては、チップ部品とソルダーレ
ジストとの間隙が大きく、ガスが早く抜けるため、チッ
プ実装時の半田未着の発生を効果的に回避できる。
本発明はプリント配線基板の製造方法が上述の様な構成
を有するようにしているため、１、従来のソルダーレジ
スト１回印刷法において発生したソルダーレジストの「
ニジミ」や「エツジ入らずｊ等の印刷不良を効果的に回
避でき、従来のソルダーレジスト１回印刷法に比ベプリ
ント配線基板の製造歩留りが向上する、２、チップ部品
実装時の半田未着の問題を効果的に解決し、かつソルダ
ーレジストの使用量を減少させることができる、 ３、ホトプロセスによる製造方法に比ベコストが安くな
る、 等の利点を有する。
を有するようにしているため、１、従来のソルダーレジ
スト１回印刷法において発生したソルダーレジストの「
ニジミ」や「エツジ入らずｊ等の印刷不良を効果的に回
避でき、従来のソルダーレジスト１回印刷法に比ベプリ
ント配線基板の製造歩留りが向上する、２、チップ部品
実装時の半田未着の問題を効果的に解決し、かつソルダ
ーレジストの使用量を減少させることができる、 ３、ホトプロセスによる製造方法に比ベコストが安くな
る、 等の利点を有する。
第１図〜第４図は本発明の方法の一実施例を工程順に示
すプリント配線基板の概略断面図、第５図は前記実施例
により得られ更にチップ部品を仮接着したプリント配線
基板の概略断面図である。 なお図面に用いた符号において、 １−−−−−−−−−−−−−−−！＠縁基板２−−−
−−−−−−−−−−・−・ランド３．４−・−−−一
−−−−ライン ６．７−−−−−−−−−−ソルダーレジストである。
すプリント配線基板の概略断面図、第５図は前記実施例
により得られ更にチップ部品を仮接着したプリント配線
基板の概略断面図である。 なお図面に用いた符号において、 １−−−−−−−−−−−−−−−！＠縁基板２−−−
−−−−−−−−−−・−・ランド３．４−・−−−一
−−−−ライン ６．７−−−−−−−−−−ソルダーレジストである。
Claims (1)
- 絶縁基板上に配線回路パターンの導体層を有するプリ
ント配線基板の製造方法において、前記パターンとは逆
のパターンを有するマスクを用いて基板上に第１のソル
ダーレジスト印刷を行った後、前記導体層の表面を機械
的に研摩し、次いで、前記導体層のうちのハンダ付領域
を除いた部分に対応したパターンを有するマスクを用い
て導体層上に第２のソルダーレジスト印刷を行うプリン
ト配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24497986A JPS6399594A (ja) | 1986-10-15 | 1986-10-15 | プリント配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24497986A JPS6399594A (ja) | 1986-10-15 | 1986-10-15 | プリント配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6399594A true JPS6399594A (ja) | 1988-04-30 |
Family
ID=17126788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24497986A Pending JPS6399594A (ja) | 1986-10-15 | 1986-10-15 | プリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6399594A (ja) |
-
1986
- 1986-10-15 JP JP24497986A patent/JPS6399594A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423485A (ja) | プリント配線板とその製造法 | |
| JPH0480991A (ja) | プリント配線板の製造方法 | |
| JPS6399594A (ja) | プリント配線基板の製造方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH10117057A (ja) | プリント基板への実装方法及びプリント基板 | |
| JPS61242095A (ja) | 印刷配線基板の製造方法 | |
| JPH01158793A (ja) | チップ部品取付装置 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2554693Y2 (ja) | プリント基板 | |
| JPH09181453A (ja) | 多層配線基板及びその製造方法 | |
| JPH0370146A (ja) | 回路基板の製造方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPS60175488A (ja) | プリント基板への部品取付方法 | |
| JPH11330693A (ja) | 厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造 | |
| JP2600774B2 (ja) | 角形電子部品の製造方法 | |
| JPS63169792A (ja) | 印刷配線基板の製造方法 | |
| JPH02185095A (ja) | 厚膜多層回路基板 | |
| JPS62102589A (ja) | 両面接続式可撓性回路基板の製造法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS60110196A (ja) | スルホ−ル印刷配線板 | |
| JPH01217994A (ja) | 印刷配線板 | |
| JPS6251292A (ja) | 配線回路基板の製造方法 | |
| JPS61160995A (ja) | フレキシブルプリント配線基板およびその製造方法 |