JPH0320165B2 - - Google Patents
Info
- Publication number
- JPH0320165B2 JPH0320165B2 JP59231864A JP23186484A JPH0320165B2 JP H0320165 B2 JPH0320165 B2 JP H0320165B2 JP 59231864 A JP59231864 A JP 59231864A JP 23186484 A JP23186484 A JP 23186484A JP H0320165 B2 JPH0320165 B2 JP H0320165B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- occupancy
- signal
- voltage
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、定常位相誤差の抑圧等を目的とし
て、そのループ内に積分回路を有する積分形位相
同期発振器に関するものである。
て、そのループ内に積分回路を有する積分形位相
同期発振器に関するものである。
従来の技術
従来、定常位相誤差の抑圧等を目的として、ル
ープ内に積分回路を有する積分形位相同期発振器
は、第３図に示す様に、基準入力信号１００と電
圧制御発振回路４の出力信号２００の位相差に比
例した信号を発生する位相比較回路１と、この位
相比較回路１の出力信号を積分し、前記の電圧制
御発振器４に制御電圧を与える積分回路３より構
成される。なお、一般に電圧制御発振回路４の中
心周波数は、正常動作時の積分形位相同期発振器
の出力周波数に等しい。
ープ内に積分回路を有する積分形位相同期発振器
は、第３図に示す様に、基準入力信号１００と電
圧制御発振回路４の出力信号２００の位相差に比
例した信号を発生する位相比較回路１と、この位
相比較回路１の出力信号を積分し、前記の電圧制
御発振器４に制御電圧を与える積分回路３より構
成される。なお、一般に電圧制御発振回路４の中
心周波数は、正常動作時の積分形位相同期発振器
の出力周波数に等しい。
発明が解決しようとする問題点
上記のような従来の積分形位相同期発振器にお
いて、基準入力信号１００に、断障害が発生する
と、位相比較回路１の出力信号の占有率は一定値
となる。積分回路３はこの位相比較回路１の出力
信号を積分し、電圧制御発振回路４の制御電圧を
発生するから、位相比較回路１の出力信号の占有
率が厳密に50％でない限り積分回路３の出力電圧
は最終的に、その能力によつて定まる最大値又は
最小値となる。この結果、電圧制御発振回路４の
出力周波数もその中心周波数から大きく隔れた最
高周波数又は最低周波数となる。
いて、基準入力信号１００に、断障害が発生する
と、位相比較回路１の出力信号の占有率は一定値
となる。積分回路３はこの位相比較回路１の出力
信号を積分し、電圧制御発振回路４の制御電圧を
発生するから、位相比較回路１の出力信号の占有
率が厳密に50％でない限り積分回路３の出力電圧
は最終的に、その能力によつて定まる最大値又は
最小値となる。この結果、電圧制御発振回路４の
出力周波数もその中心周波数から大きく隔れた最
高周波数又は最低周波数となる。
以上のように、従来の積分形位相同期発振器で
は、基準入力信号障害時の出力周波数が正常動作
時の出力周波数から大きく隔つた値となる欠点を
有していた。
は、基準入力信号障害時の出力周波数が正常動作
時の出力周波数から大きく隔つた値となる欠点を
有していた。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、前述のような従
来の積分形位相同期発振器の欠点を簡素な回路構
成により除去し、基準入力信号が障害となつた場
合に於いても、その出力周波数をあらかじめ定め
た所定の周波数に保つことができる新規な位相同
期発振器を提供することにある。
であり、従つて本発明の目的は、前述のような従
来の積分形位相同期発振器の欠点を簡素な回路構
成により除去し、基準入力信号が障害となつた場
合に於いても、その出力周波数をあらかじめ定め
た所定の周波数に保つことができる新規な位相同
期発振器を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る位相同
期発振器は、電圧制御発振回路と、この電圧制御
発振回路の出力信号波形の占有率を制御信号に応
じて変換する占有率変換回路と、前記電圧制御発
振回路の出力信号と基準入力信号の位相差に比例
した信号を発生する位相比較回路と、一方の入力
を前記占有率変換回路の出力信号とし、他方の入
力を前記位相比較回路の出力信号として、その一
方を選択信号に応じて選択する選択回路と、この
選択回路の出力信号を積分し前記電圧制御発振回
路に制御電圧を与える積分回路と、前記制御電圧
と所定の電位とを比較し前記占有率変換回路に前
記制御信号を与える電圧比較回路と、前記基準入
力信号の障害を検出し前記選択回路に選択信号を
与える障害検出回路とを具備して構成される。
期発振器は、電圧制御発振回路と、この電圧制御
発振回路の出力信号波形の占有率を制御信号に応
じて変換する占有率変換回路と、前記電圧制御発
振回路の出力信号と基準入力信号の位相差に比例
した信号を発生する位相比較回路と、一方の入力
を前記占有率変換回路の出力信号とし、他方の入
力を前記位相比較回路の出力信号として、その一
方を選択信号に応じて選択する選択回路と、この
選択回路の出力信号を積分し前記電圧制御発振回
路に制御電圧を与える積分回路と、前記制御電圧
と所定の電位とを比較し前記占有率変換回路に前
記制御信号を与える電圧比較回路と、前記基準入
力信号の障害を検出し前記選択回路に選択信号を
与える障害検出回路とを具備して構成される。
発明の実施例
次に、本発明をその好ましい一実施例につき図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
第１図は本発明による位相同期発振器の一実施
例を示すブロツク構成図である。図に於いて、参
照番号１００は本発明に係る位相同期発振器の入
力端子、２００は同じく出力端子である。又、１
は位相比較回路、２は選択回路、３は積分回路、
４は電圧制御発振回路、５は電圧比較回路、６は
占有率変換回路、７は基準入力信号の障害検出回
路をそれぞれ示す。上記占有率変換回路６は、例
えば、分周回路、あるいは種々の波形変換回路に
よつて容易に構成される。また、障害検出回路７
としては、障害の種類によつてそれに応じた種々
の検出回路が用いられるが、本発明の場合には例
えば断検出回路が使用される。
例を示すブロツク構成図である。図に於いて、参
照番号１００は本発明に係る位相同期発振器の入
力端子、２００は同じく出力端子である。又、１
は位相比較回路、２は選択回路、３は積分回路、
４は電圧制御発振回路、５は電圧比較回路、６は
占有率変換回路、７は基準入力信号の障害検出回
路をそれぞれ示す。上記占有率変換回路６は、例
えば、分周回路、あるいは種々の波形変換回路に
よつて容易に構成される。また、障害検出回路７
としては、障害の種類によつてそれに応じた種々
の検出回路が用いられるが、本発明の場合には例
えば断検出回路が使用される。
ここで占有率変換回路６の出力信号５００の占
有率は、第２図５００ａ及び５００ｂに示す如
く、少なくとも１つはその占有率が50％以上であ
り、他の少なくとも１つはその占有率が50％未満
である。なお、占有率変換回路６の出力周波数fD
は、積分回路３の積分時定数をＴとするとき、次
式(1)を満足すれば良く、必ずしも位相比較回路１
の出力周波数に等しい必要はなく、また占有率変
換にともないその周波数が変化しても良い。
有率は、第２図５００ａ及び５００ｂに示す如
く、少なくとも１つはその占有率が50％以上であ
り、他の少なくとも１つはその占有率が50％未満
である。なお、占有率変換回路６の出力周波数fD
は、積分回路３の積分時定数をＴとするとき、次
式(1)を満足すれば良く、必ずしも位相比較回路１
の出力周波数に等しい必要はなく、また占有率変
換にともないその周波数が変化しても良い。
Ｔ≫１／fD ……(1)
本実施例に示す積分形位相同期発振器におい
て、入力端子１００より正常な基準入力信号が加
えられている場合には、入力障害検出回路７から
発せられる選択信号により選択回路２は２つの入
力信号のうち位相比較回路１の出力信号を選択し
ている。従つて、この状態では、基準入力信号１
００と電圧制御発振回路４の出力信号が位相比較
回路１に加えられ、この出力信号が積分回路３に
より積分され、電圧制御発振回路４の制御電圧と
なつているので、第３図に示した従来の積分形位
相同期発振器と同等の構成となつており、同様に
作用する。
て、入力端子１００より正常な基準入力信号が加
えられている場合には、入力障害検出回路７から
発せられる選択信号により選択回路２は２つの入
力信号のうち位相比較回路１の出力信号を選択し
ている。従つて、この状態では、基準入力信号１
００と電圧制御発振回路４の出力信号が位相比較
回路１に加えられ、この出力信号が積分回路３に
より積分され、電圧制御発振回路４の制御電圧と
なつているので、第３図に示した従来の積分形位
相同期発振器と同等の構成となつており、同様に
作用する。
次に、基準入力信号が障害状態となつた場合に
ついて説明する。
ついて説明する。
入力端子１００に加えられている基準入力信号
に障害が発生すると、障害検出回路７はこれを検
出して選択信号を反転する。この結果、選択回路
２は２つの入力信号のうち占有率変換回路６の出
力信号を選択して出力する。この結果、積分回路
３には、基準入力信号が正常であつた間と同様
に、パルス列が加えられることになる。ここで、
前記(1)式が成立すれば、積分回路３を介して、電
圧制御発振器４に与えられる制御電圧は基準入力
信号に障害が発生する以前と同等であり、有害な
電圧変動は発生しない。いま、占有率変換回路６
の出力信号が第２図５００ａに示すように占有率
50％以上であつたとすると、この信号を積分して
得られる積分回路３の出力電圧は上昇していく。
に障害が発生すると、障害検出回路７はこれを検
出して選択信号を反転する。この結果、選択回路
２は２つの入力信号のうち占有率変換回路６の出
力信号を選択して出力する。この結果、積分回路
３には、基準入力信号が正常であつた間と同様
に、パルス列が加えられることになる。ここで、
前記(1)式が成立すれば、積分回路３を介して、電
圧制御発振器４に与えられる制御電圧は基準入力
信号に障害が発生する以前と同等であり、有害な
電圧変動は発生しない。いま、占有率変換回路６
の出力信号が第２図５００ａに示すように占有率
50％以上であつたとすると、この信号を積分して
得られる積分回路３の出力電圧は上昇していく。
この制御電圧は電圧比較回路５により電圧制御
発振回路４が所定の周波数で発振するようあらか
じめ定められた基準電位と常に比較されており、
制御電圧が基準電位以上となると電圧比較回路５
の出力信号、即ち占有率変換回路６の制御信号
は、占有率変換回路６の出力信号が第２図５００
ｂに示すような占有率50％末満の信号となるよう
変化する。
発振回路４が所定の周波数で発振するようあらか
じめ定められた基準電位と常に比較されており、
制御電圧が基準電位以上となると電圧比較回路５
の出力信号、即ち占有率変換回路６の制御信号
は、占有率変換回路６の出力信号が第２図５００
ｂに示すような占有率50％末満の信号となるよう
変化する。
この結果、積分回路３の出力電圧は下降するこ
とになり、この電位が前記と同様に、あらかじめ
定められた基準電位以下となれば電圧比較回路５
により発生される制御信号は再び占有率変換回路
６の出力信号の占有率が50％以上になるよう変化
する。
とになり、この電位が前記と同様に、あらかじめ
定められた基準電位以下となれば電圧比較回路５
により発生される制御信号は再び占有率変換回路
６の出力信号の占有率が50％以上になるよう変化
する。
このように、本位相同期発振器では、入力信号
障害時に上記の動作をくり返すので、最終的に積
分回路３の出力電圧は、所定の基準電位に十分等
しくなる。従つて、この基準電位をあらかじめ電
圧制御発振回路４の出力周波数が所定の値となる
よう定めておけば、基準入力信号障害時にも所定
の周波数が維持される。
障害時に上記の動作をくり返すので、最終的に積
分回路３の出力電圧は、所定の基準電位に十分等
しくなる。従つて、この基準電位をあらかじめ電
圧制御発振回路４の出力周波数が所定の値となる
よう定めておけば、基準入力信号障害時にも所定
の周波数が維持される。
本実施例においては、占有率変換回路６の出力
５００が、第２図ａ，ｂに示すように、占有率が
２種類に変化する場合について説明したが、３種
類以上に変化するように構成することも可能であ
り、その場合には電位比較器５もそれに応じて３
種以上の制御信号を出力できる構成となることは
勿論である。
５００が、第２図ａ，ｂに示すように、占有率が
２種類に変化する場合について説明したが、３種
類以上に変化するように構成することも可能であ
り、その場合には電位比較器５もそれに応じて３
種以上の制御信号を出力できる構成となることは
勿論である。
発明の効果
以上の説明から明らかなように、本発明によれ
ば、簡単な回路構成により、基準入力信号に障害
が発生した場合に於いても、その出力周波数を所
定値とする積分形位相同期発振器を提供すること
ができる。なお、上記説明からもわかるように、
本発明の位相同期発振器を構成する位相比較回
路、選択回路、占有率変換回路等はいずれもデイ
ジタル論理回路で構成でき、製造が容易であるば
かりでなく、集積回路として一体化するのに適し
ている。
ば、簡単な回路構成により、基準入力信号に障害
が発生した場合に於いても、その出力周波数を所
定値とする積分形位相同期発振器を提供すること
ができる。なお、上記説明からもわかるように、
本発明の位相同期発振器を構成する位相比較回
路、選択回路、占有率変換回路等はいずれもデイ
ジタル論理回路で構成でき、製造が容易であるば
かりでなく、集積回路として一体化するのに適し
ている。
第１図は本発明の一実施例を示すブロツク構成
図、第２図は第１図に示した占有率変換回路の出
力信号波形の一例を示す波形図、第３図は従来の
積分形位相同期発振器を示すブロツク図である。 １……位相比較回路、２……選択回路、３……
積分回路、４……電圧制御発振回路、５……電圧
比較回路、６……占有率変換回路、１００……入
力端子、２００……出力端子、５００……占有率
変換回路の出力信号、５００ａ……占有率変換回
路の出力波形（占有率50％以上）、５００ｂ……
占有率変換回路の出力波形（占有率50％未満）。
図、第２図は第１図に示した占有率変換回路の出
力信号波形の一例を示す波形図、第３図は従来の
積分形位相同期発振器を示すブロツク図である。 １……位相比較回路、２……選択回路、３……
積分回路、４……電圧制御発振回路、５……電圧
比較回路、６……占有率変換回路、１００……入
力端子、２００……出力端子、５００……占有率
変換回路の出力信号、５００ａ……占有率変換回
路の出力波形（占有率50％以上）、５００ｂ……
占有率変換回路の出力波形（占有率50％未満）。
Claims (1)
- １ 電圧制御発振回路と、この電圧制御発振回路
の出力信号波形の占有率を制御信号に応じて変換
する占有率変換回路と、前記電圧制御発振回路の
出力信号と基準入力信号の位相差に比例した信号
を発生する位相比較回路と、一方の入力を前記占
有率変換回路の出力信号とし他方の入力を前記位
相比較回路の出力信号としてその一方を選択信号
に応じて選択する選択回路と、この選択回路の出
力信号を積分し前記電圧制御発振回路に制御電圧
を与える積分回路と、前記制御電圧と所定の電位
とを比較し前記占有率変換回路に制御信号を与え
る電圧比較回路と、前記基準入力信号の障害を検
出し前記選択回路に選択信号を与える障害検出回
路とを有することを特徴とした位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231864A JPS61109323A (ja) | 1984-11-02 | 1984-11-02 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231864A JPS61109323A (ja) | 1984-11-02 | 1984-11-02 | 位相同期発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61109323A JPS61109323A (ja) | 1986-05-27 |
| JPH0320165B2 true JPH0320165B2 (ja) | 1991-03-18 |
Family
ID=16930212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231864A Granted JPS61109323A (ja) | 1984-11-02 | 1984-11-02 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61109323A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131820A (ja) * | 1982-01-29 | 1983-08-05 | Nec Corp | 位相同期回路 |
-
1984
- 1984-11-02 JP JP59231864A patent/JPS61109323A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61109323A (ja) | 1986-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
| US4135166A (en) | Master timing generator | |
| JPH0320165B2 (ja) | ||
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| JP3296297B2 (ja) | 同期制御方式 | |
| JPS6161308B2 (ja) | ||
| US5715286A (en) | Digital phase synchronous circuit and data receiving circuit including the same | |
| JP2651688B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| JP2829366B2 (ja) | 位相同期発振回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP3069830B2 (ja) | バイポーラ／ユニポーラ変換回路 | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPS6113818A (ja) | 位相同期型発振器 | |
| JPH0691463B2 (ja) | 位相同期発振器 | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPS6276819A (ja) | 位相同期発振器 | |
| JPH04165819A (ja) | 位相同期発振器 | |
| JPH02217018A (ja) | 位相同期発振器 | |
| JPH0380644A (ja) | デジタル位相同期回路 | |
| KR970008806B1 (ko) | 주파수 동기 및 클럭 선택 장치 | |
| JPS5912049B2 (ja) | Ｐｌｌ回路 |