JPH0320745A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH0320745A JPH0320745A JP1155142A JP15514289A JPH0320745A JP H0320745 A JPH0320745 A JP H0320745A JP 1155142 A JP1155142 A JP 1155142A JP 15514289 A JP15514289 A JP 15514289A JP H0320745 A JPH0320745 A JP H0320745A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- pattern
- silicon
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、超ＬＳＩ製造プロセスに釦ける微細加工技術
、なかでもレジストパターンの形成技術ＫＷＡする。
、なかでもレジストパターンの形成技術ＫＷＡする。
〈従来の技術〉
超ＬＳＩの微細加工は、主として縮小投影露光装置を用
いたいわいるフォ｝ ＩＪングラフィ技術（写真製版技
術）を用いて行なわれている。超ＬＳＩの高集積７ヒに
伴って、縮小投影露光装置の解像度限界ぎりぎりのサプ
ミクロン以下のパターンを形成する必要性が生１れてい
る。曾た、最近のＬＳＩは集積度の向上のために３次元
化が進み、その結果、高段差（１μｍレベル）の基板上
に微細パターンを形戊する必要性が生じている。
いたいわいるフォ｝ ＩＪングラフィ技術（写真製版技
術）を用いて行なわれている。超ＬＳＩの高集積７ヒに
伴って、縮小投影露光装置の解像度限界ぎりぎりのサプ
ミクロン以下のパターンを形成する必要性が生１れてい
る。曾た、最近のＬＳＩは集積度の向上のために３次元
化が進み、その結果、高段差（１μｍレベル）の基板上
に微細パターンを形戊する必要性が生じている。
高段差上に微細パターンを形成する方法として３層レジ
ストプロセスが知られているが、プロセスが複雑である
という欠点がある。これを解決するために、シリル化レ
ジストプロセスが開発され、サ−ｙ”ミクロンレベルの
加工に有効であることが示笛れている。
ストプロセスが知られているが、プロセスが複雑である
という欠点がある。これを解決するために、シリル化レ
ジストプロセスが開発され、サ−ｙ”ミクロンレベルの
加工に有効であることが示笛れている。
く発明が解決しようとする課題〉
一方、ンリル化レジストプロセスの欠点ハ、パターン端
邪の凹凸が大きい点にあり、このプロセスを０、５μ瓜
やそれ以下のバクーン形成に応用する場合の問題点とな
ってきた。バクーン端部の凹凸の発生のメカニズムは、
未だ明確でなく、過去、レジストの組或の改良や、シリ
コン化合物の選択拡散条件の改良が行なわれてきた。本
発明は、シリル化レジストプロセスにかけるノくクーン
端部の凹凸の問題を、ドライ現像方法の改良により解決
するものである。すなわち、本発明は、ドライ現像方法
の改良により、パターン端部の凹凸の少ないシリル化レ
ジストプロセスを実現し、高段差基板上でのＯ．Ｓ ミ
クロン以下の加工を可能にするものである。
邪の凹凸が大きい点にあり、このプロセスを０、５μ瓜
やそれ以下のバクーン形成に応用する場合の問題点とな
ってきた。バクーン端部の凹凸の発生のメカニズムは、
未だ明確でなく、過去、レジストの組或の改良や、シリ
コン化合物の選択拡散条件の改良が行なわれてきた。本
発明は、シリル化レジストプロセスにかけるノくクーン
端部の凹凸の問題を、ドライ現像方法の改良により解決
するものである。すなわち、本発明は、ドライ現像方法
の改良により、パターン端部の凹凸の少ないシリル化レ
ジストプロセスを実現し、高段差基板上でのＯ．Ｓ ミ
クロン以下の加工を可能にするものである。
く課題を解決するための手段〉
本発明のレジストパターンの形成方法は、基板上にフォ
トレジストを塗布する工程と、露光装置ヲ用いマスクパ
ターンをフォトレジスト上に焼き付ける工程と、レジス
トの露光部分に少なくとも分子中にシリコンを含む化合
物を選択拡散させる工程と、主として酸素を用いた反応
性イオンエッチングにより未露光部分のレジストを選択
的に除去しドライ現偉する工程とを含む、レジストパタ
ーンの形成方法において、反応性イオンエッチングによ
るドライ現像のガス中に少なくとも分子中にシリコンを
含む化合物を添加することを特徴とするものである。
トレジストを塗布する工程と、露光装置ヲ用いマスクパ
ターンをフォトレジスト上に焼き付ける工程と、レジス
トの露光部分に少なくとも分子中にシリコンを含む化合
物を選択拡散させる工程と、主として酸素を用いた反応
性イオンエッチングにより未露光部分のレジストを選択
的に除去しドライ現偉する工程とを含む、レジストパタ
ーンの形成方法において、反応性イオンエッチングによ
るドライ現像のガス中に少なくとも分子中にシリコンを
含む化合物を添加することを特徴とするものである。
く実施例〉
以下，ＨＭＤＳ（ヘキサメチルジシラザン（ＣＨｓ）３
Ｓｉ（ＮＨ）Ｓｉ（ＣＨ３ ）ａ ）をシリコン拡散源
として用いたシリル化レジストプロセスを例にとって、
本発明の詳細を説明する。
Ｓｉ（ＮＨ）Ｓｉ（ＣＨ３ ）ａ ）をシリコン拡散源
として用いたシリル化レジストプロセスを例にとって、
本発明の詳細を説明する。
第１図はシリル化レジストプロセスの工程断面図である
。
。
ここでは、高段差基板上のアルミニウム上のレジストパ
ターン形成プロセスを（１．０μ汎の段差上にアルミニ
ウムを１．０μ扉厚形成している）例に説明する。１ず
、基板上にレジストを塗布し、溶剤を除去する程度にベ
ーキングする。アルミニウムのドライエッチングを精度
良く行なうためには１．０μ扉以上のレジスト厚が必要
である。段差上のレジストは、ほぼ平坦に塗布されるた
め、第１図（ａ）に示すように、凹部のレジスト膜厚は
２．０μ私凸部のレジスト膜厚は１．０μ扉となる。な
か、第１図０）に於いて、１ぱＳｉ基板、２はＳｉ０２
、３はアルミニウム、４はレジストである。１た、５は
段差部である。
ターン形成プロセスを（１．０μ汎の段差上にアルミニ
ウムを１．０μ扉厚形成している）例に説明する。１ず
、基板上にレジストを塗布し、溶剤を除去する程度にベ
ーキングする。アルミニウムのドライエッチングを精度
良く行なうためには１．０μ扉以上のレジスト厚が必要
である。段差上のレジストは、ほぼ平坦に塗布されるた
め、第１図（ａ）に示すように、凹部のレジスト膜厚は
２．０μ私凸部のレジスト膜厚は１．０μ扉となる。な
か、第１図０）に於いて、１ぱＳｉ基板、２はＳｉ０２
、３はアルミニウム、４はレジストである。１た、５は
段差部である。
このレジスト上に縮小投影露光装置を用いてマスクパタ
ーンを焼き付ける。露光の結果、第１図（ｂ）に示すよ
うに、レジストパターンに対応シた部分の感光基が分解
される。感光基の分解の度合は、光強度の強いレジスト
表面でより大きい。なか、第１図（ｂ）に於いて、６は
フォトマスクである。
ーンを焼き付ける。露光の結果、第１図（ｂ）に示すよ
うに、レジストパターンに対応シた部分の感光基が分解
される。感光基の分解の度合は、光強度の強いレジスト
表面でより大きい。なか、第１図（ｂ）に於いて、６は
フォトマスクである。
次に、第１図（Ｃ）に示すように、基板を１５０から２
００度程度の温度に保ちながら、ガス状のＨＭＤＳ中に
さらし、Ｉ｛ＭＤＳ中のシリコンを感光基の分解された
領域に選択的に拡散させる（シリル化）。露光量と拡散
条件を最適化することで、感光基の分解の割合の大きい
レジスト表面から約０．２μｍの部分にシリコンを拡散
することかで１る。
００度程度の温度に保ちながら、ガス状のＨＭＤＳ中に
さらし、Ｉ｛ＭＤＳ中のシリコンを感光基の分解された
領域に選択的に拡散させる（シリル化）。露光量と拡散
条件を最適化することで、感光基の分解の割合の大きい
レジスト表面から約０．２μｍの部分にシリコンを拡散
することかで１る。
なか、ＷＩＪＩ図（Ｃ）に於いて、７はシリル化層であ
る。
る。
続いて、酸素ガスを用いた反応性イオンエッチングで基
板を処理する。シリコンが拡散された領域は、酸素プラ
ズマにより酸化され、シリコン酸化物を形成し、耐エッ
チングマスクとなる。一方、シリコンが拡散されていな
い領域は、通常のレジストと同様に酸素ラジカルや酸素
イオンと反応してエソチングされる。以上の反応の結果
、レジストパターンはドライ現像され、高段差基板上に
レジストパターン８が形威される（第１図（ｄ））。こ
のレジストパターンを用いて従来技術のアルミニウムの
ドライエッチング法を適用することで、所望のアルミ配
線パターン９が形成できる（第１図（ｅ）， （ｆ））
。
板を処理する。シリコンが拡散された領域は、酸素プラ
ズマにより酸化され、シリコン酸化物を形成し、耐エッ
チングマスクとなる。一方、シリコンが拡散されていな
い領域は、通常のレジストと同様に酸素ラジカルや酸素
イオンと反応してエソチングされる。以上の反応の結果
、レジストパターンはドライ現像され、高段差基板上に
レジストパターン８が形威される（第１図（ｄ））。こ
のレジストパターンを用いて従来技術のアルミニウムの
ドライエッチング法を適用することで、所望のアルミ配
線パターン９が形成できる（第１図（ｅ）， （ｆ））
。
本プロセスを適用した場合の、レジスト端面の凹凸は、
片側最大０．１μ扉程度である。この凹凸がアルミニウ
ムの加工形状に反映され、アルミニウム配線の側面が凸
凹になる。このような配線側面の凹凸は、局所的な電流
密度の増加を招き、配線信頼性の低下をもたらす。
片側最大０．１μ扉程度である。この凹凸がアルミニウ
ムの加工形状に反映され、アルミニウム配線の側面が凸
凹になる。このような配線側面の凹凸は、局所的な電流
密度の増加を招き、配線信頼性の低下をもたらす。
本発明者は、ドライ現像後のレジスト側面を詳細に観察
・分析することにより、レジスト端面の凹凸の発生のメ
カニズムを調べた。その結果、ドライ現像時にレジスト
の側面に皺が形成され、この皺がレジスト端面の凹凸の
主原因であることを見い出した。１た、レジスト側面の
皺を分析すると、シリコンが観察されること、及びフッ
酸を含む水溶液で皺がほとんど除去できること、が明ら
かになった。これらの結果から、本発明者は、側面の皺
にはシリコンの酸化物が含玄れていると推定した。実験
例のシリル化プロセスの条件から判断して、エソチング
前にシリコンがレジスト深くに寸で浸透しているとは考
えられない。したがって、シリコン酸化物はエンチング
中に側面に付着したものと考えられる。以上の結果に基
づいて、本発明者は、側壁の皺の発生のメカニズムを次
のように推定した。
・分析することにより、レジスト端面の凹凸の発生のメ
カニズムを調べた。その結果、ドライ現像時にレジスト
の側面に皺が形成され、この皺がレジスト端面の凹凸の
主原因であることを見い出した。１た、レジスト側面の
皺を分析すると、シリコンが観察されること、及びフッ
酸を含む水溶液で皺がほとんど除去できること、が明ら
かになった。これらの結果から、本発明者は、側面の皺
にはシリコンの酸化物が含玄れていると推定した。実験
例のシリル化プロセスの条件から判断して、エソチング
前にシリコンがレジスト深くに寸で浸透しているとは考
えられない。したがって、シリコン酸化物はエンチング
中に側面に付着したものと考えられる。以上の結果に基
づいて、本発明者は、側壁の皺の発生のメカニズムを次
のように推定した。
側壁に形成されるシリコン酸化物の供給源は露光領域に
拡散ざれたシリコンであり、ドライ現像中に、イオン衝
撃により気相中にたたき出され側壁に付着する。底面に
付着したシリコン酸化物は、イオン衝撃によりたたき出
されるので、結果的に側面にシリコン酸化物が集！ジや
すい。このシリコン酸化物が、なんらかのメカニズムで
側面に不均一に付着すると考える。シリコン酸化物が付
着しない領域は酸素ラジカルにより横方向にエッチング
されるが、シリコン酸化物が付着した領域は横方向にエ
ッチングされないので、その結果、レジスト側面に皺が
形成される。
拡散ざれたシリコンであり、ドライ現像中に、イオン衝
撃により気相中にたたき出され側壁に付着する。底面に
付着したシリコン酸化物は、イオン衝撃によりたたき出
されるので、結果的に側面にシリコン酸化物が集！ジや
すい。このシリコン酸化物が、なんらかのメカニズムで
側面に不均一に付着すると考える。シリコン酸化物が付
着しない領域は酸素ラジカルにより横方向にエッチング
されるが、シリコン酸化物が付着した領域は横方向にエ
ッチングされないので、その結果、レジスト側面に皺が
形成される。
上記モデルに基づき、本発明者は、側壁を保護するシリ
コンを気相中から連続的に十分に供給することによＤ１
側壁にシリコン酸化物による横方向のエッチングに対す
る保護膜を均一に形成させるという着想を得た。側壁保
護膜を均一に形成させることによｂ１側面の皺を低減で
き、その結果、レジストパターン端部の凹凸を低減でき
ることになる。
コンを気相中から連続的に十分に供給することによＤ１
側壁にシリコン酸化物による横方向のエッチングに対す
る保護膜を均一に形成させるという着想を得た。側壁保
護膜を均一に形成させることによｂ１側面の皺を低減で
き、その結果、レジストパターン端部の凹凸を低減でき
ることになる。
ドライ現像中にシリコンを気相で供給するための供給源
としては、少なくとも分子中にシリコンを含む化合物を
気相で供給することが考えられる。
としては、少なくとも分子中にシリコンを含む化合物を
気相で供給することが考えられる。
具体的な化合物としては、ＨＭＤＳ（ヘキサメチルジシ
ラザ７（ｃＨａ）ａｓｒ（ＮＨ）Ｓｉ（ＣＨ８）３）、
ＳｉＨ４、ＳｉＣｌ４、ＳｉＦ４などが考えられる。表
１に、酸素にＨＭＤＳを添加して、ドライ現像を行なっ
た場合の結果を示す。予想された通う、レジスト側面の
皺が消滅し、それに伴ってレジスト端面の凹凸も低減さ
れた。同様の効果が、分子中に少なくともシリコンを含
む化合物を気相で供給することで実現できることが容易
に推察される。
ラザ７（ｃＨａ）ａｓｒ（ＮＨ）Ｓｉ（ＣＨ８）３）、
ＳｉＨ４、ＳｉＣｌ４、ＳｉＦ４などが考えられる。表
１に、酸素にＨＭＤＳを添加して、ドライ現像を行なっ
た場合の結果を示す。予想された通う、レジスト側面の
皺が消滅し、それに伴ってレジスト端面の凹凸も低減さ
れた。同様の効果が、分子中に少なくともシリコンを含
む化合物を気相で供給することで実現できることが容易
に推察される。
く発明の効果〉
本発明のドライ現像方法を用いることにより、レジスト
端部の凹凸の少ない、高品質のレジストパターンを形成
できた。その結果、信頼性の高い微細なメタル配線を精
度良く形成できるようになった０
端部の凹凸の少ない、高品質のレジストパターンを形成
できた。その結果、信頼性の高い微細なメタル配線を精
度良く形成できるようになった０
第１図はシリル化レジストプロセスの工程断面図である
。 符号の説明 １ｓＳｉ基板、２ ： Ｓ ｉ ０２、３：アルミニウ
ム、４：レジスト、５：段差部、６：フォトマスク、７
：シリル化層、８：レジストパターン、９：アルミニウ
ム配線。 その他の条件
。 符号の説明 １ｓＳｉ基板、２ ： Ｓ ｉ ０２、３：アルミニウ
ム、４：レジスト、５：段差部、６：フォトマスク、７
：シリル化層、８：レジストパターン、９：アルミニウ
ム配線。 その他の条件
Claims (1)
- １、基板上にフォトレジストを塗布する工程と、露光装
置を用いマスクパターンをフォトレジスト上に焼き付け
る工程と、レジストの露光部分に少なくとも分子中にシ
リコンを含む化合物を選択拡散させる工程と、主として
酸素を用いた反応性イオンエッチングにより未露光部分
のレジストを選択的に除去しドライ現像する工程とを含
む、レジストパターンの形成方法において、反応性イオ
ンエッチングによるドライ現像のガス中に少なくとも分
子中にシリコンを含む化合物を添加することを特徴とす
るレジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155142A JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155142A JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320745A true JPH0320745A (ja) | 1991-01-29 |
| JP2504832B2 JP2504832B2 (ja) | 1996-06-05 |
Family
ID=15599463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155142A Expired - Fee Related JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504832B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294465B1 (en) * | 1999-10-29 | 2001-09-25 | Agere Systems Guardian Corp. | Method for making integrated circuits having features with reduced critical dimensions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202533A (en) * | 1981-06-09 | 1982-12-11 | Fujitsu Ltd | Formation of pattern |
| JPS5912433A (ja) * | 1982-07-13 | 1984-01-23 | Fujitsu Ltd | ドライ現像ポジ型レジスト組成物 |
| JPS62273528A (ja) * | 1986-05-21 | 1987-11-27 | Nippon Telegr & Teleph Corp <Ntt> | ポリマ膜表面のシリル化方法およびこれを用いたパタ−ン形成方法 |
| JPS63253356A (ja) * | 1987-02-20 | 1988-10-20 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の製造方法 |
-
1989
- 1989-06-16 JP JP1155142A patent/JP2504832B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202533A (en) * | 1981-06-09 | 1982-12-11 | Fujitsu Ltd | Formation of pattern |
| JPS5912433A (ja) * | 1982-07-13 | 1984-01-23 | Fujitsu Ltd | ドライ現像ポジ型レジスト組成物 |
| JPS62273528A (ja) * | 1986-05-21 | 1987-11-27 | Nippon Telegr & Teleph Corp <Ntt> | ポリマ膜表面のシリル化方法およびこれを用いたパタ−ン形成方法 |
| JPS63253356A (ja) * | 1987-02-20 | 1988-10-20 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294465B1 (en) * | 1999-10-29 | 2001-09-25 | Agere Systems Guardian Corp. | Method for making integrated circuits having features with reduced critical dimensions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504832B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451512B1 (en) | UV-enhanced silylation process to increase etch resistance of ultra thin resists | |
| JPH07326562A (ja) | 微細パターンの形成方法 | |
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| JPH0588375A (ja) | レジストパタンの形成方法 | |
| JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
| WO1999052018A1 (en) | Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths | |
| JP2003297740A (ja) | 微細パターン形成方法 | |
| JPH0320745A (ja) | レジストパターンの形成方法 | |
| US5262282A (en) | Pattern forming method | |
| KR100200685B1 (ko) | 포토리소그래피공정에 의한 미세패턴 형성방법 | |
| JPH0344646A (ja) | レジストパターンの形成方法 | |
| JP4780264B2 (ja) | クロム系フォトマスクの形成方法 | |
| JPH0684787A (ja) | 多層レジストのパターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JP2930971B2 (ja) | パターン形成方法 | |
| JP2550982B2 (ja) | レジストマスクの形成方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| KR0175001B1 (ko) | 화학증폭형 레지스트를 이용한 리소그라피 공정에서 산중화반응 억제방법 | |
| JPH0219852A (ja) | レジスト処理方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| KR100447974B1 (ko) | 감광막 패턴 형성방법 | |
| JPH0697061A (ja) | 塗膜形成方法およびそのための装置 | |
| JPH01297648A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |