JPH03208154A - Ｃｐｕシステムにおけるグローバル転送方式 - Google Patents
Ｃｐｕシステムにおけるグローバル転送方式Info
- Publication number
- JPH03208154A JPH03208154A JP233590A JP233590A JPH03208154A JP H03208154 A JPH03208154 A JP H03208154A JP 233590 A JP233590 A JP 233590A JP 233590 A JP233590 A JP 233590A JP H03208154 A JPH03208154 A JP H03208154A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- subsystem
- cpu
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の概要］
ＣＰｔＪシステムにおける共通データのグローバル転送
方式に関し、 グローバル転送時のＣＰＵの負担を軽減することを目的
とし、 メインＣＰＵより多数のサブシステムにデュアルポート
ラムでインタフェースを行なうシステムにおけるグロー
バル転送方式において、各サブシステムに、各々別のメ
モリ空間を与えると共に、共通のメモリ空間を与え、グ
ローバル転送は該共通のメモリ空間により、メインＣＰ
Ｕが各サブシステムに同時に行なうよう構戒する。
方式に関し、 グローバル転送時のＣＰＵの負担を軽減することを目的
とし、 メインＣＰＵより多数のサブシステムにデュアルポート
ラムでインタフェースを行なうシステムにおけるグロー
バル転送方式において、各サブシステムに、各々別のメ
モリ空間を与えると共に、共通のメモリ空間を与え、グ
ローバル転送は該共通のメモリ空間により、メインＣＰ
Ｕが各サブシステムに同時に行なうよう構戒する。
本発明は、ＣＰＵシステムにおける共通データのグロー
バル転送方式に関する。
バル転送方式に関する。
メインＣＰＵ，データベース、多数のサブシステムがパ
スで接続したＣＰＵ （中央処理装置）システムでは、
共通項目のデータをメインＣＰＵが各サブシステムへ転
送する（グローバル転送）ことがある。本発明はか覧る
転送方式に係るものである。
スで接続したＣＰＵ （中央処理装置）システムでは、
共通項目のデータをメインＣＰＵが各サブシステムへ転
送する（グローバル転送）ことがある。本発明はか覧る
転送方式に係るものである。
従来、メインＣＰＵより同一バス上の多くのサブシステ
ムに共通データを転送する場合、各サブシステムは同し
アドレスを持たないのでメインＣＰＵは、同一内容のデ
ータであるのに別々に各サブシステムへ、サブシステム
数だけ繰り返しデータ転送しなければならなかった。
ムに共通データを転送する場合、各サブシステムは同し
アドレスを持たないのでメインＣＰＵは、同一内容のデ
ータであるのに別々に各サブシステムへ、サブシステム
数だけ繰り返しデータ転送しなければならなかった。
第３図で説明すると、ＳＳＩ−ＳＳｎはｎ個のサブシス
テムで、バスＢによりメインＣＰＵとデータベースＤＢ
へ接続される。各サブシステムはデュアルポートラムＤ
ＰＲを持ち、このＲＡＭへデータを書きそれを読出すこ
とでＣＰＵとのデータ送受信を行なう。各サブシステム
のＤＰＲに割当てられたアドレスは￥（１６進） １０
０００〜ＩＯＦＦＦ，１１０００〜１１ＦＦＦ ・・・
・・・（ｎ０００〜１ｎＦＰＦで、互いに異なり共通ア
ドレスは持たない。データベースＤＢのアドレスは￥ｏ
ｏｏｏｏ〜である。このデータヘースＤＢのアドレス￥
ｏｏｏｏｏ．￥００００１．￥００００２．・・・・・
・￥ＯＯＰＦＦよりデータを読出し、それを各サブシス
テムＳＳＩ，ＳＳ２，・・・・・・ＳＳｎへ転送する動
作は次のようである。
テムで、バスＢによりメインＣＰＵとデータベースＤＢ
へ接続される。各サブシステムはデュアルポートラムＤ
ＰＲを持ち、このＲＡＭへデータを書きそれを読出すこ
とでＣＰＵとのデータ送受信を行なう。各サブシステム
のＤＰＲに割当てられたアドレスは￥（１６進） １０
０００〜ＩＯＦＦＦ，１１０００〜１１ＦＦＦ ・・・
・・・（ｎ０００〜１ｎＦＰＦで、互いに異なり共通ア
ドレスは持たない。データベースＤＢのアドレスは￥ｏ
ｏｏｏｏ〜である。このデータヘースＤＢのアドレス￥
ｏｏｏｏｏ．￥００００１．￥００００２．・・・・・
・￥ＯＯＰＦＦよりデータを読出し、それを各サブシス
テムＳＳＩ，ＳＳ２，・・・・・・ＳＳｎへ転送する動
作は次のようである。
第３図（ｂ）に示すように先ずデータベースのアドレス
￥ｏｏｏｏｏよりデータを１バイト読出し、それをサブ
システムＳＳＩ，３３２，・・・・・・ＳＳｎのＤＰＲ
のアドレス￥１００００，￥１ｌＯ００，・・・・・・
￥１００００ヘ逐次転送する。この１回のデータ受信、
ｎ回のデータ転送で１ハイト目のグローバル転送が行な
われる。次はデータベースのアドレス￥００００１より
データを１バイト読出し、それをサブシステムＳＳｌ，
ＳＳ２， ・・・・・・ＳＳｎのＤＰＲのアドレス
￥１０００１．￥１１００１，・・・・・・￥１ｎ００
１へ逐次転送する。この１回のデータ受信、ｎ回のデー
タ転送で２バイト目のグローバル転送が行なわれる。以
下同様で、最後（Ｆ Ｆ Ｆバイト目）はデータベース
の￥ｏｏｐｐＦよりデータ受信し、サブシステムのアド
レス￥１０ＦＦＦ，￥ｌＩＦＦＦ，・・・・・・￥１ｎ
ＦＦＦヘデータ転送する。
￥ｏｏｏｏｏよりデータを１バイト読出し、それをサブ
システムＳＳＩ，３３２，・・・・・・ＳＳｎのＤＰＲ
のアドレス￥１００００，￥１ｌＯ００，・・・・・・
￥１００００ヘ逐次転送する。この１回のデータ受信、
ｎ回のデータ転送で１ハイト目のグローバル転送が行な
われる。次はデータベースのアドレス￥００００１より
データを１バイト読出し、それをサブシステムＳＳｌ，
ＳＳ２， ・・・・・・ＳＳｎのＤＰＲのアドレス
￥１０００１．￥１１００１，・・・・・・￥１ｎ００
１へ逐次転送する。この１回のデータ受信、ｎ回のデー
タ転送で２バイト目のグローバル転送が行なわれる。以
下同様で、最後（Ｆ Ｆ Ｆバイト目）はデータベース
の￥ｏｏｐｐＦよりデータ受信し、サブシステムのアド
レス￥１０ＦＦＦ，￥ｌＩＦＦＦ，・・・・・・￥１ｎ
ＦＦＦヘデータ転送する。
このように従来のグローバル転送ではＣＰＵがｌバイト
目は￥ｏｏｏｏｏよりデータを受信し、￥ｌＯ０００．
￥１１０００． ・・− ・・−￥ｌｎ０００ヘデータ
を送出し、２バイト目は￥００００１よりデータを受信
し、￥ｔｏｏｏ１，￥１１００１，・・・・・・￥１ｎ
００１ヘデータを送出し、以下同様にして最後は￥ＯＯ
ＰＦＦよりデータを受信し、￥ＩＯＦＦＦ，￥４１ＦＦ
Ｆ， ．．． ．．．￥１ｎＦＦＦヘデータを送出して
ＦＦＦバイトの転送を終了する。これは、同様なデータ
をｎサブシステム分ライトしなければならないものとな
っており、メインＣＰＵの動作パフォーマンスの劣化を
招いている。
目は￥ｏｏｏｏｏよりデータを受信し、￥ｌＯ０００．
￥１１０００． ・・− ・・−￥ｌｎ０００ヘデータ
を送出し、２バイト目は￥００００１よりデータを受信
し、￥ｔｏｏｏ１，￥１１００１，・・・・・・￥１ｎ
００１ヘデータを送出し、以下同様にして最後は￥ＯＯ
ＰＦＦよりデータを受信し、￥ＩＯＦＦＦ，￥４１ＦＦ
Ｆ， ．．． ．．．￥１ｎＦＦＦヘデータを送出して
ＦＦＦバイトの転送を終了する。これは、同様なデータ
をｎサブシステム分ライトしなければならないものとな
っており、メインＣＰＵの動作パフォーマンスの劣化を
招いている。
本発明はこの点を改善し、グローバル転送時のＣＰＵの
負担を軽減することを目的とするものである。
負担を軽減することを目的とするものである。
第１図に示すように本発明では、各サブシステム３３１
，ＳＳ２，・・・・・・ＳＳｎのデュアルポートラムＤ
ＰＲに個別アドレス￥１００００〜ｌＯＦＦＦ，￥１１
０００〜ＩＩＦＦＦ，・・・・・・￥１ｎ０００〜１ｎ
ＦＦＦを与える他に、共通アドレス（グローバルアドレ
ス）￥２００００〜２０ＦＦＦを与え、グローバル転送
はこの共通アドレスを用いて行なう。
，ＳＳ２，・・・・・・ＳＳｎのデュアルポートラムＤ
ＰＲに個別アドレス￥１００００〜ｌＯＦＦＦ，￥１１
０００〜ＩＩＦＦＦ，・・・・・・￥１ｎ０００〜１ｎ
ＦＦＦを与える他に、共通アドレス（グローバルアドレ
ス）￥２００００〜２０ＦＦＦを与え、グローバル転送
はこの共通アドレスを用いて行なう。
この方式ではグローバル転送を、グローバルアドレスを
用いてｎ個の各サブシステムに共通に（同時に）行なう
ので、メインＣＰＵの負担を１／ｎにすることができる
。
用いてｎ個の各サブシステムに共通に（同時に）行なう
ので、メインＣＰＵの負担を１／ｎにすることができる
。
やはりＦＦＦバイトのデータをデータベースＤＢよりサ
ブシステムＳＳＩ−ＳＳｎヘグローバル転送する例で説
明すると、第１図（ｂ）に示すように先ずデータベース
のアドレス￥ｏｏｏｏｏより１バイトデータを読出し、
これを各サブシステムに共通のアドレス￥２００００へ
転送する。これでｌバイト目のデータのグローバル転送
が終了する。これは、従来方式の￥１００００，￥１１
０００．・・・・・・￥ｌｎ’ｏ００へ逐次（ｎ回）デ
ータ転送するのに相当する。
ブシステムＳＳＩ−ＳＳｎヘグローバル転送する例で説
明すると、第１図（ｂ）に示すように先ずデータベース
のアドレス￥ｏｏｏｏｏより１バイトデータを読出し、
これを各サブシステムに共通のアドレス￥２００００へ
転送する。これでｌバイト目のデータのグローバル転送
が終了する。これは、従来方式の￥１００００，￥１１
０００．・・・・・・￥ｌｎ’ｏ００へ逐次（ｎ回）デ
ータ転送するのに相当する。
次はデータベースのアドレス￥００００１よりデータを
１バイト読出し、これを各サブシステムに共通のアドレ
ス￥２０００１へデータ転送する。これは従来方式の￥
１０００１．￥１１００１，・・・・・・￥１ｎＯ０１
へ逐次（ｎ回）データ転送するのに相当する。
１バイト読出し、これを各サブシステムに共通のアドレ
ス￥２０００１へデータ転送する。これは従来方式の￥
１０００１．￥１１００１，・・・・・・￥１ｎＯ０１
へ逐次（ｎ回）データ転送するのに相当する。
以下同様で、最後は￥ＯＯＦＦＦよりデータ受信し、こ
れを￥２０ＦＦＦへ転送する。これは従来方式の￥１０
ＰＦＦ，￥ＩＩＦＦＦ，−・・・・￥１ｎＦＦＦヘｎ回
ライトするのと同様である。データ受信（読出し）はＦ
ＦＦ回、データ転送（書込み）もＦＦＦ回で、従来のデ
ータ受信はＦＦＦ回、データ転送はｎＸＦＦＦ回に比べ
てＣＰＵの負担はほｓ゛ｌ ／ ｎになる。
れを￥２０ＦＦＦへ転送する。これは従来方式の￥１０
ＰＦＦ，￥ＩＩＦＦＦ，−・・・・￥１ｎＦＦＦヘｎ回
ライトするのと同様である。データ受信（読出し）はＦ
ＦＦ回、データ転送（書込み）もＦＦＦ回で、従来のデ
ータ受信はＦＦＦ回、データ転送はｎＸＦＦＦ回に比べ
てＣＰＵの負担はほｓ゛ｌ ／ ｎになる。
第２図に本発明の実施例を示す。従来方式に比べて本発
明では鎖線枠内回路を追加する。ゲート０１〜Ｇ７はア
ンドゲートであるが、負論理で動作するので機能はオア
である。デコーダＤＥＣ １はアドレスバスＡＢ中のア
ドレスの上位ビット、本例では上位２ビットを取込み、
それが￥１０， ￥１１，・・・・・・￥Ｉｎのときゲ
ートＧ＋ の出力をＬにする。
明では鎖線枠内回路を追加する。ゲート０１〜Ｇ７はア
ンドゲートであるが、負論理で動作するので機能はオア
である。デコーダＤＥＣ １はアドレスバスＡＢ中のア
ドレスの上位ビット、本例では上位２ビットを取込み、
それが￥１０， ￥１１，・・・・・・￥Ｉｎのときゲ
ートＧ＋ の出力をＬにする。
これはチップセレクトＣＳになり、サブシステム３３１
，ＳＳ２，・・・・・・ＳＳｎのデュアルボートＲＡＭ
をアクティブにする。第２のデコーダＤＥＣ２もアドレ
スバスの上位２ビットを取込み、それが￥２０ならゲー
トＧ１〜Ｇ，，の出力をＬにする出力を生じる。各サブ
システムのＤＰＲはアドレスＡＢ中の下位ビット本例で
は下位３ビットを取込み、これをメモリアクセスアドレ
スとする。
，ＳＳ２，・・・・・・ＳＳｎのデュアルボートＲＡＭ
をアクティブにする。第２のデコーダＤＥＣ２もアドレ
スバスの上位２ビットを取込み、それが￥２０ならゲー
トＧ１〜Ｇ，，の出力をＬにする出力を生じる。各サブ
システムのＤＰＲはアドレスＡＢ中の下位ビット本例で
は下位３ビットを取込み、これをメモリアクセスアドレ
スとする。
グローバル転送ではメインＣＰＵはアドレスバスに２０
０００〜２０ＦＦＦのアドレスを逐次出力し、また転送
すべき１バイトデータをデータパスＤＢへのせる。これ
で、デコーダＤＥＣ２はゲートＧＩ〜Ｇ７の出力をし、
サブシステムの各ＤＰＲをアクティブにし、各ＤＰＲは
データパス上のデータを、アドレスハス上の下位３ビッ
トが示すアドレスへ書込む。
０００〜２０ＦＦＦのアドレスを逐次出力し、また転送
すべき１バイトデータをデータパスＤＢへのせる。これ
で、デコーダＤＥＣ２はゲートＧＩ〜Ｇ７の出力をし、
サブシステムの各ＤＰＲをアクティブにし、各ＤＰＲは
データパス上のデータを、アドレスハス上の下位３ビッ
トが示すアドレスへ書込む。
別個転送ではメインＣＰＵは￥１００００〜￥１ｎＦＰ
Ｆ内のアドレスをバスＡＢへ出力し、この上位２ビット
を受けてデコーダＤＥＣ １は当該ゲートの出力をＬに
し、当該サブシステムのＤＰＲをアクティブにする。当
ＩＤＰＲではアドレスバスＡＢの下位３ビットが示すア
ドレスへ、データパスＤＢ上の１バイトデータを書込む
。なおメモリの書込み／読取りはライトイネーブルＷＥ
のＨ，Ｌで指示するが、第２図ではこれらは省略してい
る。
Ｆ内のアドレスをバスＡＢへ出力し、この上位２ビット
を受けてデコーダＤＥＣ １は当該ゲートの出力をＬに
し、当該サブシステムのＤＰＲをアクティブにする。当
ＩＤＰＲではアドレスバスＡＢの下位３ビットが示すア
ドレスへ、データパスＤＢ上の１バイトデータを書込む
。なおメモリの書込み／読取りはライトイネーブルＷＥ
のＨ，Ｌで指示するが、第２図ではこれらは省略してい
る。
第２図は無線の監視装置に用いいられるが、勿論これに
限定さず、メインＣＰＵに多数のサブＣＰＵが接続する
システムに本発明は適用できる。
限定さず、メインＣＰＵに多数のサブＣＰＵが接続する
システムに本発明は適用できる。
デュアルポートＲＡＭを通常してのＣＰＵ間データ転送
は、一方のＣＰＵがｉＲＡＭへデータを書込みス他方の
ＣＰＵが適宜これを読出し、また逆に他方のＣＰＵが該
ＲＡＭへデータを書込み、一方のＲＡＭが適宜これを読
出すことで実行でき、非同期動作のＣＰＵ間データ転送
方式としてよく用いられる。
は、一方のＣＰＵがｉＲＡＭへデータを書込みス他方の
ＣＰＵが適宜これを読出し、また逆に他方のＣＰＵが該
ＲＡＭへデータを書込み、一方のＲＡＭが適宜これを読
出すことで実行でき、非同期動作のＣＰＵ間データ転送
方式としてよく用いられる。
〔発明の効果］
以上説明したように本発明によれば、１つのメインＣＰ
Ｕが多＜のサブシステムへグローバルにデータを転送し
ようとする際は、各サブシステム個別のアドレスでなく
、グローバルアドレスヘライトすればよく、この１度の
ソフト処理でグローバル転送を行なうことができ、メイ
ンＣＰＵの負担を軽減することができる。
Ｕが多＜のサブシステムへグローバルにデータを転送し
ようとする際は、各サブシステム個別のアドレスでなく
、グローバルアドレスヘライトすればよく、この１度の
ソフト処理でグローバル転送を行なうことができ、メイ
ンＣＰＵの負担を軽減することができる。
第１図は本発明の原理図、
第２図は本発明の実施例を示すブロック図、第３図は従
来方式の説明図である。 第１図でＳＳＩ〜ＳＳｎはサブシステム、Ｂはこれらと
メインＣＰＵを結ぶバス、￥１００００−１０ＦＦＦ，
・・・・・・は個別アドレス、￥２００００〜２０ＦＦ
Ｆは共通アドレス、ＤＰＲはデュアルポートラムである
。
来方式の説明図である。 第１図でＳＳＩ〜ＳＳｎはサブシステム、Ｂはこれらと
メインＣＰＵを結ぶバス、￥１００００−１０ＦＦＦ，
・・・・・・は個別アドレス、￥２００００〜２０ＦＦ
Ｆは共通アドレス、ＤＰＲはデュアルポートラムである
。
Claims (1)
- 【特許請求の範囲】 １、メインＣＰＵより多数のサブシステム（ＳＳ１、Ｓ
Ｓ２、……）にデュアルポートラム（ＤＰＲ）でインタ
フェースを行なうシステムにおけるグローバル転送方式
において、 各サブシステムに、各々別のメモリ空間（￥１００００
〜１０ＦＦＦ、……）を与えると共に、共通のメモリ空
間（￥２００００〜２０ＦＦＦ、……）を与え、グロー
バル転送は該共通のメモリ空間により、メインＣＰＵが
各サブシステムに同時に行なうことを特徴とする、ＣＰ
Ｕシステムにおけるグローバル転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP233590A JPH03208154A (ja) | 1990-01-09 | 1990-01-09 | Ｃｐｕシステムにおけるグローバル転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP233590A JPH03208154A (ja) | 1990-01-09 | 1990-01-09 | Ｃｐｕシステムにおけるグローバル転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03208154A true JPH03208154A (ja) | 1991-09-11 |
Family
ID=11526437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP233590A Pending JPH03208154A (ja) | 1990-01-09 | 1990-01-09 | Ｃｐｕシステムにおけるグローバル転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03208154A (ja) |
-
1990
- 1990-01-09 JP JP233590A patent/JPH03208154A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10301840A (ja) | データ処理システムおよびデータ処理方法 | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| JP7206485B2 (ja) | 情報処理システム、半導体集積回路及び情報処理方法 | |
| US6463483B1 (en) | Low latency input-output interface | |
| JPH03208154A (ja) | Ｃｐｕシステムにおけるグローバル転送方式 | |
| US20210342287A1 (en) | Bridge circuit for providing conversion between pcie-nvme protocol and nvme-tcp protocol and computer system using the same | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| JPH01291343A (ja) | メモリ管理装置 | |
| JPH0774986B2 (ja) | データバス接続システム | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6349816B2 (ja) | ||
| JP2929631B2 (ja) | プロセッサ間通信装置 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPS63129438A (ja) | メモリ制御装置 | |
| JP3164848B2 (ja) | メモリアクセス回路 | |
| JPS6040063B2 (ja) | 複合バス回路 | |
| KR950001929B1 (ko) | 다단 송수신 데이타의 중계제어장치 및 그 방법 | |
| JPH0315217B2 (ja) | ||
| JPH01310463A (ja) | 緩衝記憶装置 | |
| JPH01181145A (ja) | Ｄｍａ転送装置のデータ組立方式 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPH01158545A (ja) | 記憶装置の制御方式 | |
| JPS6255167B2 (ja) |