JPH03208354A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03208354A JPH03208354A JP2001466A JP146690A JPH03208354A JP H03208354 A JPH03208354 A JP H03208354A JP 2001466 A JP2001466 A JP 2001466A JP 146690 A JP146690 A JP 146690A JP H03208354 A JPH03208354 A JP H03208354A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- wire
- bonding
- semiconductor device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
- B23K20/004—Wire welding
- B23K20/005—Capillary welding
- B23K20/007—Ball bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01551—Changing the shapes of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S228/00—Metal fusion bonding
- Y10S228/904—Wire bonding
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、ワイヤーボンディングしたい電極パッドに
ワイヤーボンディングと同じ金属細線材料を使用して、
ボールボンディングを施した半導体装置およびその製造
方法に関するものである。
ワイヤーボンディングと同じ金属細線材料を使用して、
ボールボンディングを施した半導体装置およびその製造
方法に関するものである。
[従来の技術]
第5図は樹脂封止(plastic molded p
ackage)型半導体装置の、例えばD I P (
Dual In1ine Packsge>型のものの
斜視図である。このDIP型の半導体装置(100)は
、封止部である樹脂封止部(10)の2側面からリード
(6)の外部リード部(6b)が延びているタイプのも
のである。樹脂封止部(10)の中には半導体チップで
あるシリコン(S i)基板(図示せず)が封止されて
おり、各リード(6)の外部リード部(6b)に続くイ
ンナーリード部(図示せず)が樹脂封止部(10)中で
Si基板の周囲の近傍まで延びている。そしてSi基板
の主面上に設けられた電極パッドと各リード(6)のイ
ンナーリード部は、金属細線によって接続される。第6
図は従来の半導体装置のチップとリードとの接続部分を
拡大して示した平面図である。Si基板(1)はダイパ
ッド(2)の上にグイボンド〈固定)されている、Si
基板く1)の主面上には電子回路(特に図示せず)がバ
ターニングされ、アルミ(AI)材によって内部配線が
施され、さらにSi基板(1)外部との電気信号のやり
とりを行うために、電極パッドであるアルミ(A1)パ
ッド(3)が設けられている。
ackage)型半導体装置の、例えばD I P (
Dual In1ine Packsge>型のものの
斜視図である。このDIP型の半導体装置(100)は
、封止部である樹脂封止部(10)の2側面からリード
(6)の外部リード部(6b)が延びているタイプのも
のである。樹脂封止部(10)の中には半導体チップで
あるシリコン(S i)基板(図示せず)が封止されて
おり、各リード(6)の外部リード部(6b)に続くイ
ンナーリード部(図示せず)が樹脂封止部(10)中で
Si基板の周囲の近傍まで延びている。そしてSi基板
の主面上に設けられた電極パッドと各リード(6)のイ
ンナーリード部は、金属細線によって接続される。第6
図は従来の半導体装置のチップとリードとの接続部分を
拡大して示した平面図である。Si基板(1)はダイパ
ッド(2)の上にグイボンド〈固定)されている、Si
基板く1)の主面上には電子回路(特に図示せず)がバ
ターニングされ、アルミ(AI)材によって内部配線が
施され、さらにSi基板(1)外部との電気信号のやり
とりを行うために、電極パッドであるアルミ(A1)パ
ッド(3)が設けられている。
これらのA1パッド(3)はり一ド(6)のインナーリ
ード部(6a)に、金(Au>ワイヤ(40)等の金属
細線によって電気的に接続されている。Auワイヤ(4
0)のA1バッド(3)側の先端にはAuボール(41
)が形成され、これをAIパッド(3)に圧着して接合
し、またAuワイヤ(40)のインナーリード部(6a
)側は単にAuワイヤ(40)をインナーリード部(6
a)上に圧着して接合している。
ード部(6a)に、金(Au>ワイヤ(40)等の金属
細線によって電気的に接続されている。Auワイヤ(4
0)のA1バッド(3)側の先端にはAuボール(41
)が形成され、これをAIパッド(3)に圧着して接合
し、またAuワイヤ(40)のインナーリード部(6a
)側は単にAuワイヤ(40)をインナーリード部(6
a)上に圧着して接合している。
第6A図にはこのAuワイヤ(40)の接合の状態を示
す断面図を示した。また、Si基板(1)、ダイパッド
(2)、Auワイヤ(40)およびリード(6)のイン
ナーリード部(6a)は全て、ワイヤーボンディング等
を施した後、第5図に示したように樹脂封止′部(10
)によって樹脂封止される。このため、樹脂から受ける
応力や化学物質の影響を最小限に抑えるために、A1バ
ッド(3)を除(Si基板(1)のほぼ全表面にガラス
コート(S io 2膜)(1a)が施される。
す断面図を示した。また、Si基板(1)、ダイパッド
(2)、Auワイヤ(40)およびリード(6)のイン
ナーリード部(6a)は全て、ワイヤーボンディング等
を施した後、第5図に示したように樹脂封止′部(10
)によって樹脂封止される。このため、樹脂から受ける
応力や化学物質の影響を最小限に抑えるために、A1バ
ッド(3)を除(Si基板(1)のほぼ全表面にガラス
コート(S io 2膜)(1a)が施される。
次に従来の半導体装置の製造方法について第7図を用い
て説明する。第7図はSi基板<1)のA1バッド(3
)とインナーリード部(6a)をAuワイヤ材料(4)
(以下単にAuワイヤとする)を用いて配線するワイヤ
ーボンディング工程の手順を示すものである。まず、(
a)に示すように、キャピラリ・チップ(7)を通過す
るAuワイヤ(4)の先端部にはAuボール(41)が
形成されている。そしてキャピラリ・チップ(7)の上
に設けられたクランパ(9)でAuワイヤ(4)を挟ん
で、これをキャピラリ・チップ(7)と共に下に降ろし
、Auボール(41)をグイパッド(2)の上にグイボ
ンド材(5)によって固定されたSi基板(1)の所望
のAIバッド(3)へ降下させる。この時、グイパッド
(2)およびインナーリード(6a)はヒートブロック
(図示せず)上に固定され、250〜300°Cに昇温
されている0次に、同図(b)(以下クランパ図示省略
)に示すようにAIパッド(3)上のAuボール(41
)にキャピラリーチップ(7)で50〜60gの荷重を
加え、かつ超音波振動を印加することで、Auボール(
41)を塑性変形させながらAIバッド(3)とAuボ
ール(41)を圧着接合させる9次に同図(C)に示す
ように、圧着後のAuボール(41)をもとに、クラン
パ(9)を開いた状態でキャピラリ・チップ(7)と共
に上昇させる。これによりキャピラリ・チップ(7)の
先端からAuワイヤ(4)が繰り出され、クランパ(9
)およびキャピラリ・チップ(7)をさらにインナーリ
ード(6a)へ移動させる。そして同図(d)に示すよ
うにインナーリード(6a)上で、キャピラリ・チップ
(7)によって50〜60gの荷重と超音波振動を印加
することによって、インナーリード(6a)とAuワイ
ヤ(4)を圧着接合させる。この場合はAuボールを形
成したい、その後、同図(e)に示すように、クランパ
(図示せず)でAuワイヤ(4)を挟みながら、このク
ランパとキャピラリ・チップ(7)とを上昇させてAu
ワイヤ(4)を引きちぎり、Auワイヤ(40)を作り
上げる。また、この結果できたAuワイヤ(4)の先端
部とトーチ棒(8)との間に高電圧(約2千ボルト)を
印加、絶縁破壊によりAuワイヤ(4)を溶融させ、新
しいAuボール(41)を形成する。
て説明する。第7図はSi基板<1)のA1バッド(3
)とインナーリード部(6a)をAuワイヤ材料(4)
(以下単にAuワイヤとする)を用いて配線するワイヤ
ーボンディング工程の手順を示すものである。まず、(
a)に示すように、キャピラリ・チップ(7)を通過す
るAuワイヤ(4)の先端部にはAuボール(41)が
形成されている。そしてキャピラリ・チップ(7)の上
に設けられたクランパ(9)でAuワイヤ(4)を挟ん
で、これをキャピラリ・チップ(7)と共に下に降ろし
、Auボール(41)をグイパッド(2)の上にグイボ
ンド材(5)によって固定されたSi基板(1)の所望
のAIバッド(3)へ降下させる。この時、グイパッド
(2)およびインナーリード(6a)はヒートブロック
(図示せず)上に固定され、250〜300°Cに昇温
されている0次に、同図(b)(以下クランパ図示省略
)に示すようにAIパッド(3)上のAuボール(41
)にキャピラリーチップ(7)で50〜60gの荷重を
加え、かつ超音波振動を印加することで、Auボール(
41)を塑性変形させながらAIバッド(3)とAuボ
ール(41)を圧着接合させる9次に同図(C)に示す
ように、圧着後のAuボール(41)をもとに、クラン
パ(9)を開いた状態でキャピラリ・チップ(7)と共
に上昇させる。これによりキャピラリ・チップ(7)の
先端からAuワイヤ(4)が繰り出され、クランパ(9
)およびキャピラリ・チップ(7)をさらにインナーリ
ード(6a)へ移動させる。そして同図(d)に示すよ
うにインナーリード(6a)上で、キャピラリ・チップ
(7)によって50〜60gの荷重と超音波振動を印加
することによって、インナーリード(6a)とAuワイ
ヤ(4)を圧着接合させる。この場合はAuボールを形
成したい、その後、同図(e)に示すように、クランパ
(図示せず)でAuワイヤ(4)を挟みながら、このク
ランパとキャピラリ・チップ(7)とを上昇させてAu
ワイヤ(4)を引きちぎり、Auワイヤ(40)を作り
上げる。また、この結果できたAuワイヤ(4)の先端
部とトーチ棒(8)との間に高電圧(約2千ボルト)を
印加、絶縁破壊によりAuワイヤ(4)を溶融させ、新
しいAuボール(41)を形成する。
上記の手順を経ることで、Si基板上のAIパッドとイ
ンナーリードとの間をAuワイヤを用いて所定の結線を
行っていくことができる。ここで、Si基板上のA1パ
ッドとインナーリードとのワイヤーボンディングは必ず
1対1に対応するものではなく、ワイヤーボンディング
したいA1パッドが存在することもある。とりわけ、近
年需要の多いAS I C(^pplication
5pecific IC)のながのIloの数をワイヤ
ーボンディングで調整する(すなわち備えられているパ
ッドのうち必要なパッドにのみ結線を施すもの)品種や
、半導体装1の用途に応じてワイヤーボンディングする
AIパッドを切り換える(すなわち複数組みのパッド列
を有し用途に応じて適当な位置に配置された組の電極パ
ッドを使用する)D RA M (Dynamic R
AM)等の品種に顕著である。
ンナーリードとの間をAuワイヤを用いて所定の結線を
行っていくことができる。ここで、Si基板上のA1パ
ッドとインナーリードとのワイヤーボンディングは必ず
1対1に対応するものではなく、ワイヤーボンディング
したいA1パッドが存在することもある。とりわけ、近
年需要の多いAS I C(^pplication
5pecific IC)のながのIloの数をワイヤ
ーボンディングで調整する(すなわち備えられているパ
ッドのうち必要なパッドにのみ結線を施すもの)品種や
、半導体装1の用途に応じてワイヤーボンディングする
AIパッドを切り換える(すなわち複数組みのパッド列
を有し用途に応じて適当な位置に配置された組の電極パ
ッドを使用する)D RA M (Dynamic R
AM)等の品種に顕著である。
[発明が解決しようとする課題]
従来の半導体装置は以上のようにして製造されていた。
従来の半導体装置のうちのワイヤーボンディングしたい
A1パッドが存在する品種の耐湿試験をすると、全AI
パッドをワイヤーボンディングした品種のものより速く
劣化することが判明した。すなわち、第8図は耐湿試験
前のワイヤーボンディングしたいAIパッドが存在する
品種の半導体装置のAtパッド周辺の状態を示した図で
あり、第9図は耐湿試験で劣化した半導体素子の樹脂を
開封した時のAtパッド周辺の状態を示した図である。
A1パッドが存在する品種の耐湿試験をすると、全AI
パッドをワイヤーボンディングした品種のものより速く
劣化することが判明した。すなわち、第8図は耐湿試験
前のワイヤーボンディングしたいAIパッドが存在する
品種の半導体装置のAtパッド周辺の状態を示した図で
あり、第9図は耐湿試験で劣化した半導体素子の樹脂を
開封した時のAtパッド周辺の状態を示した図である。
第9図に示す開封後のAIパッドの腐食部分(11)は
、ワイヤーボンディングしたいA1パッド(3a)から
始まり、これに接続されているAI配線(12)の内部
にまで及ぶ、また、他のワイヤーボンディングされたA
Iパッド(3)のA1配線(12)まで腐食してしまう
こともある。
、ワイヤーボンディングしたいA1パッド(3a)から
始まり、これに接続されているAI配線(12)の内部
にまで及ぶ、また、他のワイヤーボンディングされたA
Iパッド(3)のA1配線(12)まで腐食してしまう
こともある。
この腐食の原因となるものは、樹脂中の不純物(塩素C
I等)と外部から侵入した水であり、ボンディングされ
ないAIパッドではボンディングされな開口面積が広い
ので、A1パッド部分が腐食されて、多量の腐食生成物
が内部AI配線をも腐食していくと考えられる。とりわ
け、上述したASICおよびDRAMは、超微細配線(
1,0−0,8um)ノ品種で、腐食速度も速い。従来
の半導体装1には以上のような課題があった。
I等)と外部から侵入した水であり、ボンディングされ
ないAIパッドではボンディングされな開口面積が広い
ので、A1パッド部分が腐食されて、多量の腐食生成物
が内部AI配線をも腐食していくと考えられる。とりわ
け、上述したASICおよびDRAMは、超微細配線(
1,0−0,8um)ノ品種で、腐食速度も速い。従来
の半導体装1には以上のような課題があった。
この発明は上記のような課題を解決するためになされた
もので、簡単な対策で耐湿性を向上させた半導体装!お
よびその製造方法を得ることを目的とする。
もので、簡単な対策で耐湿性を向上させた半導体装!お
よびその製造方法を得ることを目的とする。
[課題を解決するための手段]
上記の目的に鑑み、この発明は、所望の回路がパターニ
ングされ、内部配線が施された主面上に複数個の電極パ
ッドを設けたシリコン基板と、このシリコン基板を下方
から支持するようにしてこれを固定するダイパッドと、
シリコン基板の周囲近傍から外側に向かって伸びる、そ
れぞれシリコン基板に近いインナーリード部とこれに続
いて外側に伸びる外部リード部からなる複数本のリード
と、シリコン基板の主面上の複数個の電極パッドの所定
の電極パッドと、複数本のリードの所定のリードのイン
ナーリード部との間をそれぞれ接続する、電極パッド側
の端部に金属ボールが形成されている複数本の金属細線
と、シリコン基板の主面上の複数個の電極パッドのうち
の金属細線が接続されないtSパッド上にボールボンデ
ィングによってそれぞれ形成された金属ボールと、シリ
コン基板の主面の複数個の電極パッドの部分以外の残り
のほぼ全面に施された絶縁膜と、少なくともリードの外
部リード部を除いた上記各部分を封止した封止部と、か
らなる半導体装置にある。
ングされ、内部配線が施された主面上に複数個の電極パ
ッドを設けたシリコン基板と、このシリコン基板を下方
から支持するようにしてこれを固定するダイパッドと、
シリコン基板の周囲近傍から外側に向かって伸びる、そ
れぞれシリコン基板に近いインナーリード部とこれに続
いて外側に伸びる外部リード部からなる複数本のリード
と、シリコン基板の主面上の複数個の電極パッドの所定
の電極パッドと、複数本のリードの所定のリードのイン
ナーリード部との間をそれぞれ接続する、電極パッド側
の端部に金属ボールが形成されている複数本の金属細線
と、シリコン基板の主面上の複数個の電極パッドのうち
の金属細線が接続されないtSパッド上にボールボンデ
ィングによってそれぞれ形成された金属ボールと、シリ
コン基板の主面の複数個の電極パッドの部分以外の残り
のほぼ全面に施された絶縁膜と、少なくともリードの外
部リード部を除いた上記各部分を封止した封止部と、か
らなる半導体装置にある。
またこの発明は、ヒートブロック上に固定され昇温され
たダイパッドにダイボンディングされたシリコン基板の
主面上に設けられた複数個の電極パッドと、同様に上記
し−ドブロック上に固定されて昇温されな複数本のリー
ドのインナーリード部とを金属細線材料によってそれぞ
れ接続するワイヤーボンディングにおいて、複数個の電
極パッドのうちの金属細線材料によってインナーリード
部と接続されない電極パッド上にも金属ボールを形成す
るボールボンディングを行うようにした半導体装置の製
造方法であって、a)キャピラリ・チップを挿通する金
属細線材料の先端部に、この先端部とトーチ棒の間に高
電圧を印加して絶縁破壊により金属ボールを形成する工
程と、b) キャピラリ・チップの上方に設けられたク
ランパで金属細線材料を挟んでキャピラリ・チップとク
ランパーを下げることにより金属ボールを、インナーリ
ード部と接続されない所望の電極パット上に降下させ、
キャピラリ・チップで荷重を加えると共に超音波振動を
印加することで電極パッドを塑性変形させながら電極パ
ッドに金属ボールを圧着接合させる工程と、c) ク
ランパで金属細線材料を挟んで金属ボールの真上方向に
引き上げ、金属ボールに付いている金属細線材料を引き
ちぎる工程と、を順次行い、金属細線材料によってイン
ナーリード部に接続されない電極パッド上にボールボン
ディングを施すことを含む半導体装置の製造方法にある
。
たダイパッドにダイボンディングされたシリコン基板の
主面上に設けられた複数個の電極パッドと、同様に上記
し−ドブロック上に固定されて昇温されな複数本のリー
ドのインナーリード部とを金属細線材料によってそれぞ
れ接続するワイヤーボンディングにおいて、複数個の電
極パッドのうちの金属細線材料によってインナーリード
部と接続されない電極パッド上にも金属ボールを形成す
るボールボンディングを行うようにした半導体装置の製
造方法であって、a)キャピラリ・チップを挿通する金
属細線材料の先端部に、この先端部とトーチ棒の間に高
電圧を印加して絶縁破壊により金属ボールを形成する工
程と、b) キャピラリ・チップの上方に設けられたク
ランパで金属細線材料を挟んでキャピラリ・チップとク
ランパーを下げることにより金属ボールを、インナーリ
ード部と接続されない所望の電極パット上に降下させ、
キャピラリ・チップで荷重を加えると共に超音波振動を
印加することで電極パッドを塑性変形させながら電極パ
ッドに金属ボールを圧着接合させる工程と、c) ク
ランパで金属細線材料を挟んで金属ボールの真上方向に
引き上げ、金属ボールに付いている金属細線材料を引き
ちぎる工程と、を順次行い、金属細線材料によってイン
ナーリード部に接続されない電極パッド上にボールボン
ディングを施すことを含む半導体装置の製造方法にある
。
[作用コ
この発明においては、ワイヤーボンディングしたいA1
パッドにはAuボールを形成するボールボンディングを
施すようにしたので、ワイヤーボンディングしたいA1
パッドの開口寸法(ボンディングされていない部分)を
縮小し、腐食物質(樹脂中の不純物や外部から侵入する
水)との接触をより少なくした。
パッドにはAuボールを形成するボールボンディングを
施すようにしたので、ワイヤーボンディングしたいA1
パッドの開口寸法(ボンディングされていない部分)を
縮小し、腐食物質(樹脂中の不純物や外部から侵入する
水)との接触をより少なくした。
[実施例]
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例による半導体装置のチップとリ
ードとの接続部分を拡大して示した平面図で、ワイヤー
ボンディング工程後の状態を示す、図において、従来の
ものと同一符号で示す部分は、同一もしくは相当部分を
示す0図において、Auワイヤ(40)によってワイヤ
ーボンディングを行わないAIパッドにもAuボール(
42)が圧着接合されている。次に、この発明によるボ
ールボンディング工程を示す第2図に従ってその手順を
′説明する。
図はこの発明の一実施例による半導体装置のチップとリ
ードとの接続部分を拡大して示した平面図で、ワイヤー
ボンディング工程後の状態を示す、図において、従来の
ものと同一符号で示す部分は、同一もしくは相当部分を
示す0図において、Auワイヤ(40)によってワイヤ
ーボンディングを行わないAIパッドにもAuボール(
42)が圧着接合されている。次に、この発明によるボ
ールボンディング工程を示す第2図に従ってその手順を
′説明する。
まず、同図(a>に示すように、キャピラリ・チップ(
7)を押通するAuワイヤ(4)の先端部には、Auボ
ール(41)が形成されている。そしてキャピラリ・チ
ップ(7)の上に設けられたクランパ(9)でAuワイ
ヤ(4)を挟んで、これをキャピラリ・チップ(7)と
共に降ろし、ダイパッド(2)の上のSi基板(1)の
ボールボンディングを行うAIバッド(3b)へAuボ
ール(41〉を降下させる。この時、グイパッド(2)
およびインナーリード(6a)はヒートブロック(図示
せず)に固定され、250〜300゛Cに昇温されてい
る1次に、同図(b)に示すようにキャピラリ・チップ
(7)で50〜60gの荷重を加えかつ超音波振動を印
加することで、Auボール(41)を塑性変形させなが
らAIバッド(3b)にAuボール(41)を圧着接合
させる0次に、同図(c)に示すように圧着後のAuボ
ール(42)をもとに、クランパ(9)を開いた状態で
キャピラリ・チップ(7)と共に上昇させる。これによ
りキャピラリ・チップ【7)の先端からAuワイヤ(4
)が繰り出されるが、再びクランパ(9)およびキャピ
ラリ・チップ(7)を真下に降下させ、同図(d)に示
すように圧着後のAuボール(42)を再びキャピラリ
ーチップ(7)で抑えるが、今度は、荷重も超音波振動
も加えず、最後に同図(e)に示すように、クランパ(
9)でAuワイヤ(4)を挟みながら、キャピラリ・チ
ップ(7)とクランパ(9)を上昇させてAuワイヤ(
4)を引きちぎる。この結果できたAuワイヤ(4)の
先端部とトーチ棒(8)との間に高電圧を印加、絶縁破
壊によりAuワイヤ(4)を溶融させ、新しいAuボー
ル(41)を形成する。
7)を押通するAuワイヤ(4)の先端部には、Auボ
ール(41)が形成されている。そしてキャピラリ・チ
ップ(7)の上に設けられたクランパ(9)でAuワイ
ヤ(4)を挟んで、これをキャピラリ・チップ(7)と
共に降ろし、ダイパッド(2)の上のSi基板(1)の
ボールボンディングを行うAIバッド(3b)へAuボ
ール(41〉を降下させる。この時、グイパッド(2)
およびインナーリード(6a)はヒートブロック(図示
せず)に固定され、250〜300゛Cに昇温されてい
る1次に、同図(b)に示すようにキャピラリ・チップ
(7)で50〜60gの荷重を加えかつ超音波振動を印
加することで、Auボール(41)を塑性変形させなが
らAIバッド(3b)にAuボール(41)を圧着接合
させる0次に、同図(c)に示すように圧着後のAuボ
ール(42)をもとに、クランパ(9)を開いた状態で
キャピラリ・チップ(7)と共に上昇させる。これによ
りキャピラリ・チップ【7)の先端からAuワイヤ(4
)が繰り出されるが、再びクランパ(9)およびキャピ
ラリ・チップ(7)を真下に降下させ、同図(d)に示
すように圧着後のAuボール(42)を再びキャピラリ
ーチップ(7)で抑えるが、今度は、荷重も超音波振動
も加えず、最後に同図(e)に示すように、クランパ(
9)でAuワイヤ(4)を挟みながら、キャピラリ・チ
ップ(7)とクランパ(9)を上昇させてAuワイヤ(
4)を引きちぎる。この結果できたAuワイヤ(4)の
先端部とトーチ棒(8)との間に高電圧を印加、絶縁破
壊によりAuワイヤ(4)を溶融させ、新しいAuボー
ル(41)を形成する。
尚、この発明に類似したものに、特開昭63−1538
32号公報に開示された「半導体装置のワイヤーボンデ
ィング構造」があるが、これはワイヤーボンディング後
にボール部を残してワイヤを切断するため、作業に手間
がかかると同時に、ダミーボンディングするためのリー
ドが必要であり実用的ではない。
32号公報に開示された「半導体装置のワイヤーボンデ
ィング構造」があるが、これはワイヤーボンディング後
にボール部を残してワイヤを切断するため、作業に手間
がかかると同時に、ダミーボンディングするためのリー
ドが必要であり実用的ではない。
以上、この発明においてはSi基板上のワイヤーボンデ
ィングを行わない電極パッドにボールボンディングを施
すようにしたことにより、第3図に示す耐湿試験後(第
9図と同じ条件下)のワイヤーボンディングを行わない
AIパッド(3b)の周辺の拡大平面図に示すように、
耐湿試験後も、電極パッドおよびA1配線に腐食が生じ
ないようになった。
ィングを行わない電極パッドにボールボンディングを施
すようにしたことにより、第3図に示す耐湿試験後(第
9図と同じ条件下)のワイヤーボンディングを行わない
AIパッド(3b)の周辺の拡大平面図に示すように、
耐湿試験後も、電極パッドおよびA1配線に腐食が生じ
ないようになった。
なお、第2図に示した上記実施例においては、同図(c
)および(d)に示す工程で単にクランパとキャピラリ
・チップを一回上下させている。これはクランパおよび
キャピラリ・チップのボールボンディング時の動作を、
従来のワイヤーボンディング時の動作に合わせるために
行ったもので、このようにすることによって、従来半導
体装置の製造装N(図示せず)を殆ど変更することなく
この発明のボールボンディング工程を実施することがで
きる。しかし、上述した第2図の(c)および(d)に
示される工程を削除して、(a)→(b)→(e)の手
順で行えば、ボールボンディングをより迅速に行うこと
ができる。また、第4図に拡大断面図で示すように、ボ
ールボンディングにより形成されたAuボール(42)
にはAuワイヤのワイヤ残りであるワイヤ残り部(42
a)が生じる。このワイヤ残り部(42g)の長さしが
長いと、隣接する電極パッドあるいはAuワイヤに接触
し、ショート等により故障の原因となる。そこでワイヤ
残り部(42a)の長さしは、電極パッドの配置間隔の
長さ以下にする。電極パッドの配置間隔は一般に120
〜100μ鋤程度であるので、従ったAuボールのワイ
ヤ残り部の長さしは100us以下にする。
)および(d)に示す工程で単にクランパとキャピラリ
・チップを一回上下させている。これはクランパおよび
キャピラリ・チップのボールボンディング時の動作を、
従来のワイヤーボンディング時の動作に合わせるために
行ったもので、このようにすることによって、従来半導
体装置の製造装N(図示せず)を殆ど変更することなく
この発明のボールボンディング工程を実施することがで
きる。しかし、上述した第2図の(c)および(d)に
示される工程を削除して、(a)→(b)→(e)の手
順で行えば、ボールボンディングをより迅速に行うこと
ができる。また、第4図に拡大断面図で示すように、ボ
ールボンディングにより形成されたAuボール(42)
にはAuワイヤのワイヤ残りであるワイヤ残り部(42
a)が生じる。このワイヤ残り部(42g)の長さしが
長いと、隣接する電極パッドあるいはAuワイヤに接触
し、ショート等により故障の原因となる。そこでワイヤ
残り部(42a)の長さしは、電極パッドの配置間隔の
長さ以下にする。電極パッドの配置間隔は一般に120
〜100μ鋤程度であるので、従ったAuボールのワイ
ヤ残り部の長さしは100us以下にする。
また、AuワイヤはAg、Cu、Feのいずれかを主た
る組成とするワイヤ材に替えてもよく、この場合は、ワ
イヤ先端に形成するAuボールは、各々AH,Cu、F
eのポールである。
る組成とするワイヤ材に替えてもよく、この場合は、ワ
イヤ先端に形成するAuボールは、各々AH,Cu、F
eのポールである。
[発明の効果コ
以上のようにこの発明によれば、ワイヤーボンディング
を行わない電極パッド(例えばAIパッド)に金属ボー
ル(例えばAuボール)によりボールボンディングを施
し、耐湿性の向上を図ったので、半導体装置の内部の腐
食速度を遅らせることができる。また、特に上記ボール
ボンディングの時の半導体装置の製造装置の動作を、従
来のワイヤーボンディングの時の動作に合わせるように
したので、大がかりな装置の改良や、半導体素子の製造
方法の大幅な変更を行うことなく、既存の工程だけで対
応できる効果がある。
を行わない電極パッド(例えばAIパッド)に金属ボー
ル(例えばAuボール)によりボールボンディングを施
し、耐湿性の向上を図ったので、半導体装置の内部の腐
食速度を遅らせることができる。また、特に上記ボール
ボンディングの時の半導体装置の製造装置の動作を、従
来のワイヤーボンディングの時の動作に合わせるように
したので、大がかりな装置の改良や、半導体素子の製造
方法の大幅な変更を行うことなく、既存の工程だけで対
応できる効果がある。
第1図はこの発明の一実施例による半導体装置の内部の
ワイヤーボンディング部分を一部拡大して示す拡大平面
図、第2図はこの発明による半導体装置の製造方法にお
けるボールボンディングの手順を説明するための図、第
3図はボールボンディングを行った電極パッド周辺の耐
湿試験後の状態を示す拡大平面図、第4図はボールボン
ディングで形成された金属ボールの拡大断面図、第5図
は一般的な樹脂封止型半導体装置の外観を示す斜視図、
第6図は従来の半導体装置の内部のワイヤーボンディン
グ部分を一部拡大して示す拡大平面図、第6A図は第6
図のワイヤーボンディング部分の断面図、第7図は従来
のワイヤーボンディングの手順を説明するための図、第
8図は第6図のワイヤーボンディングを行わない電極パ
ッド周辺の耐湿試験前の状態を示す拡大平面図、第9図
は第6図のワイヤーボンディングを行わない電極パッド
周辺の耐湿試験後の状態を示す拡大平面図である。 図において、(1)はシリコン基板、(1a)はガラス
コート(絶縁膜)、〈2)はダイパッド、(3)と(3
a)と(3b)はA1パッド(電極パッド)、(4)は
Auワイヤ(金属細線材料)、(5)はグイボンド材、
(6)はリード、(6a)はインナーリード部、(6b
)は外部リード部、(7)はキャピラリ・チップ、(8
)はトーチ棒、〈9)はクランパ、(10)は樹脂封止
部(封止部)、(11)は腐食部分、(12)はA1配
線、(40)はAuワイヤ(金属細!l)、(41)と
(41m)と(42)はAuボール(金属ボール)、(
42a)はワイヤ残り部、(100)は半導体装置であ
る。 尚、図中、同一符号は同−又は相当部分を示す。
ワイヤーボンディング部分を一部拡大して示す拡大平面
図、第2図はこの発明による半導体装置の製造方法にお
けるボールボンディングの手順を説明するための図、第
3図はボールボンディングを行った電極パッド周辺の耐
湿試験後の状態を示す拡大平面図、第4図はボールボン
ディングで形成された金属ボールの拡大断面図、第5図
は一般的な樹脂封止型半導体装置の外観を示す斜視図、
第6図は従来の半導体装置の内部のワイヤーボンディン
グ部分を一部拡大して示す拡大平面図、第6A図は第6
図のワイヤーボンディング部分の断面図、第7図は従来
のワイヤーボンディングの手順を説明するための図、第
8図は第6図のワイヤーボンディングを行わない電極パ
ッド周辺の耐湿試験前の状態を示す拡大平面図、第9図
は第6図のワイヤーボンディングを行わない電極パッド
周辺の耐湿試験後の状態を示す拡大平面図である。 図において、(1)はシリコン基板、(1a)はガラス
コート(絶縁膜)、〈2)はダイパッド、(3)と(3
a)と(3b)はA1パッド(電極パッド)、(4)は
Auワイヤ(金属細線材料)、(5)はグイボンド材、
(6)はリード、(6a)はインナーリード部、(6b
)は外部リード部、(7)はキャピラリ・チップ、(8
)はトーチ棒、〈9)はクランパ、(10)は樹脂封止
部(封止部)、(11)は腐食部分、(12)はA1配
線、(40)はAuワイヤ(金属細!l)、(41)と
(41m)と(42)はAuボール(金属ボール)、(
42a)はワイヤ残り部、(100)は半導体装置であ
る。 尚、図中、同一符号は同−又は相当部分を示す。
Claims (4)
- (1)所望の回路がパターニングされ、内部配線が施さ
れた主面上に複数個の電極パッドを設けたシリコン基板
と、 このシリコン基板を下方から支持するようにしてこれを
固定するダイパッドと、 上記シリコン基板の周囲近傍から外側に向かって伸びる
、それぞれシリコン基板に近いインナーリード部とこれ
に続いて外側に伸びる外部リード部からなる複数本のリ
ードと、 上記シリコン基板の主面上の複数個の電極パッドの所定
の電極パッドと、上記複数本のリードの所定のリードの
インナーリード部との間をそれぞれ接続する、上記電極
パッド側の端部に金属ボールが形成されている複数本の
金属細線と、 上記シリコン基板の主面上の複数個の電極パッドのうち
の上記金属細線が接続されない電極パッド上にボールボ
ンディングによってそれぞれ形成された金属ボールと、 上記シリコン基板の主面の上記複数個の電極パッドの部
分以外の残りのほぼ全面に施された絶縁膜と、 少なくとも上記リードの外部リード部を除いた上記各部
分を封止した封止部と、 からなる半導体装置。 - (2)上記インナーリード部に接続されない電極パッド
に形成された金属ボールのワイヤ残りが上記各電極パッ
ドの配置間隔の長さ以下である特許請求の範囲第1項に
記載の半導体装置。 - (3)ヒートブロック上に固定され昇温されたダイパッ
ドにダイボンディングされたシリコン基板の主面上に設
けられた複数個の電極パッドと、同様に上記ヒートブロ
ック上に固定されて昇温された複数本のリードのインナ
ーリード部とを金属細線材料によってそれぞれ接続する
ワイヤーボンディングにおいて、上記複数個の電極パッ
ドのうちの上記金属細線材料によって上記インナーリー
ド部と接続されない電極パッド上にも金属ボールを形成
するボールボンディングを行うようにした半導体装置の
製造方法であつて、 a)キャピラリ・チップを挿通する金属細線材料の先端
部に、この先端部とトーチ棒の間に高電圧を印加して絶
縁破壊により金属ボールを形成する工程と、 b)上記キャピラリ・チップの上方に設けられたクラン
パで上記金属細線材料を挟んでキャピラリチップとクラ
ンパを下げることにより上記金属ボールを、上記インナ
ーリード部と接続されない所望の電極パット上に降下さ
せ、キャピラリ・チップで荷重を加えると共に超音波振
動を印加することで電極パッドを塑性変形させながら上
記電極パッドに金属ボールを圧着接合させる工程と、 c)上記クランパで上記金属細線材料を挟んで上記金属
ボールの真上方向に引き上げ、金属ボールに付いている
金属細線材料を引きちぎる工程と、を順次行い、上記金
属細線材料によってインナーリード部に接続されない電
極パッド上にボールボンディングを施すことを含む半導
体装置の製造方法。 - (4)上記金属ボールを上記電極パッドに圧着接合させ
るb)工程と、上記金属細線材料を引きちぎるc)工程
の間に、上記クランパを金属細線材料を挟まない状態で
1回上下運動させる工程をさらに含み、上記ボールボン
ディング時の上記クランパの動作を、上記ワイヤーボン
ディング時の動作に合わせた特許請求の範囲第3項に記
載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001466A JPH03208354A (ja) | 1990-01-10 | 1990-01-10 | 半導体装置およびその製造方法 |
| US07/639,237 US5124277A (en) | 1990-01-10 | 1991-01-09 | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001466A JPH03208354A (ja) | 1990-01-10 | 1990-01-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03208354A true JPH03208354A (ja) | 1991-09-11 |
Family
ID=11502243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001466A Pending JPH03208354A (ja) | 1990-01-10 | 1990-01-10 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5124277A (ja) |
| JP (1) | JPH03208354A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5249732A (en) * | 1993-02-09 | 1993-10-05 | National Semiconductor Corp. | Method of bonding semiconductor chips to a substrate |
| US5686353A (en) * | 1994-12-26 | 1997-11-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW318321B (ja) | 1995-07-14 | 1997-10-21 | Matsushita Electric Industrial Co Ltd | |
| JP3425492B2 (ja) * | 1995-08-18 | 2003-07-14 | 松下電器産業株式会社 | 半導体実装方法およびその装置 |
| US5874354A (en) * | 1995-09-26 | 1999-02-23 | Siemens Aktiengesellschaft | Method for electrically connecting a semiconductor chip to at least one contact surface and smart card module and smart card produced by the method |
| JPH09252005A (ja) * | 1996-03-15 | 1997-09-22 | Shinkawa Ltd | バンプ形成方法 |
| US5821494A (en) * | 1996-09-27 | 1998-10-13 | International Business Machines Corporation | Method of electrical connection between head transducer and suspension by solder wire bumping at slider level and laser reflow |
| US6127724A (en) | 1996-10-31 | 2000-10-03 | Tessera, Inc. | Packaged microelectronic elements with enhanced thermal conduction |
| US6098868A (en) * | 1997-05-23 | 2000-08-08 | Masushita Electric Industrial Co., Ltd. | Bump forming method and bump bonder |
| US6001723A (en) * | 1997-12-24 | 1999-12-14 | National Semiconductor Corporation | Application of wire bond loop as integrated circuit package component interconnect |
| JP2000138249A (ja) * | 1998-10-29 | 2000-05-16 | Matsushita Electric Ind Co Ltd | 突起電極形成方法及び実装方法 |
| JP2008091527A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| CN116754627B (zh) * | 2023-08-21 | 2024-03-08 | 苏州矽联传感科技有限公司 | 一种生物电极制作方法、生物电极及生物传感装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118643A (en) * | 1979-03-06 | 1980-09-11 | Toshiba Corp | Wire bonding process |
| JPS567442A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Wire bonding device |
| NL184184C (nl) * | 1981-03-20 | 1989-05-01 | Philips Nv | Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen. |
| JPS59208751A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | バンプ形成方法 |
| JPS60194543A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | バンプ電極形成方法 |
| JPS60245239A (ja) * | 1984-05-21 | 1985-12-05 | Nec Corp | 半導体装置及びその製造方法 |
| JPS6123329A (ja) * | 1984-07-12 | 1986-01-31 | Nec Corp | 半導体装置製造法 |
| JPS6146036A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | 半導体装置の製造方法 |
| JPS61219159A (ja) * | 1985-03-25 | 1986-09-29 | Toshiba Corp | 金ボ−ルバンプの製造方法 |
| JPS61242045A (ja) * | 1985-04-19 | 1986-10-28 | Matsushita Electric Ind Co Ltd | バンプ形成方法およびその装置 |
| US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
| JPS62132350A (ja) * | 1985-12-04 | 1987-06-15 | Nec Corp | 金バンプ形成法 |
| JPS62152142A (ja) * | 1985-12-26 | 1987-07-07 | Toshiba Corp | バンプ形成方法 |
| JPS62152143A (ja) * | 1985-12-26 | 1987-07-07 | Toshiba Corp | バンプ形成方法 |
| JPS62206857A (ja) * | 1986-03-07 | 1987-09-11 | Oki Electric Ind Co Ltd | 突起状電極の形成方法 |
| JPS62211937A (ja) * | 1986-03-13 | 1987-09-17 | Toshiba Corp | バンプ形成方法 |
| JPS62248240A (ja) * | 1986-04-22 | 1987-10-29 | Fuji Xerox Co Ltd | バンプ形成方法 |
| JPS63104431A (ja) * | 1986-10-22 | 1988-05-09 | Furukawa Electric Co Ltd:The | 突起電極付リ−ド材の製造方法 |
| JPS63122133A (ja) * | 1986-11-11 | 1988-05-26 | Matsushita Electric Ind Co Ltd | 半導体チツプの電気的接続方法 |
| JPS63153832A (ja) * | 1986-12-17 | 1988-06-27 | Nec Corp | 半導体装置のワイヤボンデイング構造 |
| JPS63173345A (ja) * | 1987-01-12 | 1988-07-16 | Nec Kansai Ltd | バンプ電極形成方法 |
| JPS63255928A (ja) * | 1987-04-14 | 1988-10-24 | Sharp Corp | 半導体チツプの接合方法 |
| JPH01202830A (ja) * | 1988-02-09 | 1989-08-15 | Olympus Optical Co Ltd | バンプ電極を備えた半導体素子とその製造方法及びその半導体素子を用いた半導体装置 |
| JPH0824121B2 (ja) * | 1988-03-08 | 1996-03-06 | 松下電器産業株式会社 | バンプ電極形成方法 |
| JPH01256154A (ja) * | 1988-04-06 | 1989-10-12 | Olympus Optical Co Ltd | バンプ電極を備えた半導体素子の製造方法 |
| JP2682006B2 (ja) * | 1988-05-13 | 1997-11-26 | 松下電器産業株式会社 | バンプ形成方法 |
-
1990
- 1990-01-10 JP JP2001466A patent/JPH03208354A/ja active Pending
-
1991
- 1991-01-09 US US07/639,237 patent/US5124277A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5124277A (en) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976964A (en) | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond | |
| US4674671A (en) | Thermosonic palladium lead wire bonding | |
| JPH03208354A (ja) | 半導体装置およびその製造方法 | |
| JPH03127843A (ja) | 半導体集積回路装置 | |
| JPH08330346A (ja) | 半導体装置の製造方法 | |
| EP1367644A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| US20080042246A1 (en) | Integrated circuit including clip | |
| JPH04255237A (ja) | 半導体装置の製造方法 | |
| JPH0786328A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01225340A (ja) | 半導体金属突起電極の製造方法 | |
| JP2846095B2 (ja) | 半導体装置の製造方法 | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JPH01209733A (ja) | 半導体装置 | |
| JP2533675B2 (ja) | 半導体装置及びその製造方法 | |
| JP2848344B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0234960A (ja) | 半導体装置及びその形成方法 | |
| JPS637643A (ja) | ワイヤボンダ− | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPS6223462B2 (ja) | ||
| JPH0468548A (ja) | 被覆線のワイヤボンデイング装置 | |
| JPH05343461A (ja) | ワイヤボンディング方法及びその装置 | |
| SG177212A1 (en) | Copper on organic solderability preservative (osp) interconnect and enhanced wire bonding process | |
| JPH01297834A (ja) | ワイヤボンデイング方法 |