JPH03209730A - トンネル注入型静電誘導トランジスタ - Google Patents
トンネル注入型静電誘導トランジスタInfo
- Publication number
- JPH03209730A JPH03209730A JP31798490A JP31798490A JPH03209730A JP H03209730 A JPH03209730 A JP H03209730A JP 31798490 A JP31798490 A JP 31798490A JP 31798490 A JP31798490 A JP 31798490A JP H03209730 A JPH03209730 A JP H03209730A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- gate
- tunnel
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、トンネル注入型静電誘導トランジスタに関す
る。
る。
［従来の技術］
静電誘導型トランジスタ（以下、ＳＩＴと略す）は、ゲ
ートとゲートの間で空乏層がつながって住じている電位
障壁の高さを変化させて、ソース・ドレイン間の電流を
制御するトランジスタである。
ートとゲートの間で空乏層がつながって住じている電位
障壁の高さを変化させて、ソース・ドレイン間の電流を
制御するトランジスタである。
この時、電位の制御が空乏層の静電容量を通して行われ
ることから、バイポーラトランジスタにおけるベース層
の蓄積容量がないものに相当し、ＦＥＴと比べてみても
非常に高速、低雑音で動作するという優れた特性を有し
ている。
ることから、バイポーラトランジスタにおけるベース層
の蓄積容量がないものに相当し、ＦＥＴと比べてみても
非常に高速、低雑音で動作するという優れた特性を有し
ている。
しかし、従来のＳＩＴはソース・ドレイン間、特にソー
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
［発明が解決しようとする課題］
前述の欠点を除去するために、キャリアが結晶格子の散
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
このときの電熱密度Ｊは下式（１）で与えられる。
二二で、ｑは単位電荷、ｋはボルツマン定数、Ｔは絶対
温度、ｍ＊はキャリアの有効質量、ｎｓはソースの不純
物密度、Φｇｓはゲート領域とソース領域の拡散電位Ｖ
ｇはゲートに加えた電圧である。
温度、ｍ＊はキャリアの有効質量、ｎｓはソースの不純
物密度、Φｇｓはゲート領域とソース領域の拡散電位Ｖ
ｇはゲートに加えた電圧である。
キャリアの注入状態が熱電子放射状態になったときのＳ
ＩＴの遮断周波数ｆｃは、電位障壁の幅をｗｇとしたと
きに、ＳＩＴを従属接続して２段目の入力容量を考慮し
たときには下記（２）式で与えられる。
ＩＴの遮断周波数ｆｃは、電位障壁の幅をｗｇとしたと
きに、ＳＩＴを従属接続して２段目の入力容量を考慮し
たときには下記（２）式で与えられる。
８、８Ｗｇ
従って、ＧａＡｓを用いた場合で電位障壁の幅Ｗｇを０
．１μｍとしたときに、遮断周波数ｆｃはほぼ７８０Ｇ
Ｈｚとなる。以上のことがら熱電子放射型ＳＩＴのｆｃ
は高々８００ＧＨｚであり、それ以上の高い遮断周波数
ｆｃが得られながった。
．１μｍとしたときに、遮断周波数ｆｃはほぼ７８０Ｇ
Ｈｚとなる。以上のことがら熱電子放射型ＳＩＴのｆｃ
は高々８００ＧＨｚであり、それ以上の高い遮断周波数
ｆｃが得られながった。
そこで本発明は、上記の熱電子放射型ＳＩＴの限界を超
える量子効果のトンネル注入を用いた、トンネル注入型
ＳＩＴを提供することを目的とする。
える量子効果のトンネル注入を用いた、トンネル注入型
ＳＩＴを提供することを目的とする。
［課題を解決するための手段］
このため本発明は、第１導電型の高不純物密度のドレイ
ン領域と、このドレイン領域上に形成された前記第１導
電型と反対の第２導電型の半導体領域を少なくとも一部
分に有するチャンネル領域と、このチャンネル領域上に
形成された前記第１導電型のトンネル注入領域と、この
トンネル注入領域上に形成された前記第２導電型の高不
純密度のソース領域と、前記チャンネルの第２導電型半
導体領域に接触し、かつ、前記チャンネル内のソース領
域近傍に生じる電位障壁のピーク（イントリンシックゲ
ート）とソース領域間の距離をキャリアの平行自由行程
以下とする位置に形成された前記チャンネルよりも禁制
帯幅の大きい半導体よりなるゲート領域とを具備すると
共に、前記チャンネル幅の寸法が前記チャンネル領域の
不純物密度より決まるデバイ長＾Ｄに対して、２λＤ以
内であることを特徴としている。
ン領域と、このドレイン領域上に形成された前記第１導
電型と反対の第２導電型の半導体領域を少なくとも一部
分に有するチャンネル領域と、このチャンネル領域上に
形成された前記第１導電型のトンネル注入領域と、この
トンネル注入領域上に形成された前記第２導電型の高不
純密度のソース領域と、前記チャンネルの第２導電型半
導体領域に接触し、かつ、前記チャンネル内のソース領
域近傍に生じる電位障壁のピーク（イントリンシックゲ
ート）とソース領域間の距離をキャリアの平行自由行程
以下とする位置に形成された前記チャンネルよりも禁制
帯幅の大きい半導体よりなるゲート領域とを具備すると
共に、前記チャンネル幅の寸法が前記チャンネル領域の
不純物密度より決まるデバイ長＾Ｄに対して、２λＤ以
内であることを特徴としている。
［作用コ
これによりゲートに電圧を加えるとチャンネル領域のゲ
ートと接触している領域の導電型が反転してソースから
ドレインに電子がトンネル注入され、変速で移動し、Ｓ
ＩＴの遮断周波数を先に出願人が提案した熱電子放射型
ＳＩＴのおよそ１゜０倍に上げることができる。
ートと接触している領域の導電型が反転してソースから
ドレインに電子がトンネル注入され、変速で移動し、Ｓ
ＩＴの遮断周波数を先に出願人が提案した熱電子放射型
ＳＩＴのおよそ１゜０倍に上げることができる。
［実施例コ
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係るトンネル注入型ＳＩＴ
の断面図を示したものである。図において、１はｎ÷の
Ｇ ａ Ａ ｓ基板でドレインとなる領域、２はチャン
ネルのｎ−層、３，４はチャンネルに接して設けられた
”＋ ｐ十層のトンネル注入層、４はソースとなる領
域、５はＧａ、−ｘＡｌ、Ａｓで形成されるゲートとな
る領域で、断面図のみ示しているが相互に網目状あるい
は線状になっていて、端部が一緒になって電極となるべ
き領域は表面に露出しているもの、６はドレイン電極、
７はソース電極、８は前記ゲートのうち、表面の露出さ
れた部分に形成されたゲート電極である。
の断面図を示したものである。図において、１はｎ÷の
Ｇ ａ Ａ ｓ基板でドレインとなる領域、２はチャン
ネルのｎ−層、３，４はチャンネルに接して設けられた
”＋ ｐ十層のトンネル注入層、４はソースとなる領
域、５はＧａ、−ｘＡｌ、Ａｓで形成されるゲートとな
る領域で、断面図のみ示しているが相互に網目状あるい
は線状になっていて、端部が一緒になって電極となるべ
き領域は表面に露出しているもの、６はドレイン電極、
７はソース電極、８は前記ゲートのうち、表面の露出さ
れた部分に形成されたゲート電極である。
この構成から判るように、ＧａＡｓのように良好な絶縁
膜が得られない化合物半導体においては、ゲートをＧａ
Ａｓよりも禁制帯幅の大きな例えばＧａ、ｘＡ ＩｘＡ
ｓのような混晶で形成することによって、ゲートを絶縁
ゲート類似することができる。
膜が得られない化合物半導体においては、ゲートをＧａ
Ａｓよりも禁制帯幅の大きな例えばＧａ、ｘＡ ＩｘＡ
ｓのような混晶で形成することによって、ゲートを絶縁
ゲート類似することができる。
また、図の構成で、ゲート領域５の間を通り、ソース４
とドレインｌの間にできるチャンネル２中、ソース４よ
り真のゲート（イントリンシックゲート：ソース近傍に
生じる電位障壁のピーク）までの距離は、平均自由行程
以下とすることは言うまでもない。このとき、ゲート領
域の間隔と厚み、チャンネル領域の不純物密度の大きさ
を変化させることによって、ノーマリオンとノーマリオ
フの動作とすることができる。ゲート領域となるＧａ、
−ｘＡＩＸＡｓのＸの値は例えばｘ＝０．３とする。
とドレインｌの間にできるチャンネル２中、ソース４よ
り真のゲート（イントリンシックゲート：ソース近傍に
生じる電位障壁のピーク）までの距離は、平均自由行程
以下とすることは言うまでもない。このとき、ゲート領
域の間隔と厚み、チャンネル領域の不純物密度の大きさ
を変化させることによって、ノーマリオンとノーマリオ
フの動作とすることができる。ゲート領域となるＧａ、
−ｘＡＩＸＡｓのＸの値は例えばｘ＝０．３とする。
不純物密度はアンドープとすると良い。
このように構成されるトンネル注入型ＳＩＴにおいて遮
断周波数ｆｃは次式（３）で与えられる。
断周波数ｆｃは次式（３）で与えられる。
Ｑ＝ＣｇＶｇ
（４）
（３）
（４）
式より
２π τ ２τ
となる。ここで、トンネル遷移時間ｆｔはτの逆数であ
る。
る。
トンネル遷移時間は次式（６）で与えられる。
市
τ；−・・・ （６）
Ｅａ
ここで、ｔはブランク定数を２πで除したもの（１，０
５４６Ｘ１０’−”Ｊ −５ｅｃ） 、Ｅはトンネル接
合の電界強度、ａは格子定数である。格子定数としてＧ
ａＡｓの５．６５３３Ａとしたときに、電界強度Ｅをｌ
ｏ”Ｖ／ｃｍ、５×１０°Ｖ／ ｃ ｍ、７ Ｘ Ｉ
Ｏ”Ｖ／ ｃ ｍ、 １０’Ｖ／ ｃ ｍとしたとき
のｆｃは前記（５）、 （６）式より、それぞれ、ｌ
、３７ＸＩＯ”Ｈｚ、６．８３ＸＩＯ”Ｈｚ、９．５６
ｘｌ○“”Ｈｚ、１．３７Ｘ１０”Ｈｚとなり、遮断周
波数は、１００７Ｈｚ程度と成る。この値は出願人が先
に提案した熱電子放射型ＳＩＴのおおよそ１００倍位で
あって、熱電子注入よりも、量子効果に基づくトンネル
注入を用いればＳＩＴの遮断周波数ｆｃを非常に高くし
得ることがわかる。
５４６Ｘ１０’−”Ｊ −５ｅｃ） 、Ｅはトンネル接
合の電界強度、ａは格子定数である。格子定数としてＧ
ａＡｓの５．６５３３Ａとしたときに、電界強度Ｅをｌ
ｏ”Ｖ／ｃｍ、５×１０°Ｖ／ ｃ ｍ、７ Ｘ Ｉ
Ｏ”Ｖ／ ｃ ｍ、 １０’Ｖ／ ｃ ｍとしたとき
のｆｃは前記（５）、 （６）式より、それぞれ、ｌ
、３７ＸＩＯ”Ｈｚ、６．８３ＸＩＯ”Ｈｚ、９．５６
ｘｌ○“”Ｈｚ、１．３７Ｘ１０”Ｈｚとなり、遮断周
波数は、１００７Ｈｚ程度と成る。この値は出願人が先
に提案した熱電子放射型ＳＩＴのおおよそ１００倍位で
あって、熱電子注入よりも、量子効果に基づくトンネル
注入を用いればＳＩＴの遮断周波数ｆｃを非常に高くし
得ることがわかる。
ところで、上記実施例においては、ゲート・ソース間容
量（Ｃｇｓ）およびゲート・ドレイン間容量（Ｃｇｄ）
が大きくなり易いという問題がある。
量（Ｃｇｓ）およびゲート・ドレイン間容量（Ｃｇｄ）
が大きくなり易いという問題がある。
これを解決したのが、第２図に示す実施例で、Ｃｇｓを
極めて小さくできる。図中、第１図と同一符号は同−又
は相当部分を示している。この実施例においては、ゲー
ト５がソース４と同−主表面上にあるので、ゲート電極
８の取り出しが容易なることと、Ｃｇｓとゲート抵抗ｒ
ｇが共に減少し、より高速動作が得られるという利点が
得られる。
極めて小さくできる。図中、第１図と同一符号は同−又
は相当部分を示している。この実施例においては、ゲー
ト５がソース４と同−主表面上にあるので、ゲート電極
８の取り出しが容易なることと、Ｃｇｓとゲート抵抗ｒ
ｇが共に減少し、より高速動作が得られるという利点が
得られる。
第３図および第４図は本発明の更に他の実施例を示した
ものであり、Ｃｇｄを減少させるべく、絶縁物９を設け
たものである。絶縁物としてはＳｌ○１、Ｓｉ、Ｎ４膜
又はポリイミド樹脂等が良い。
ものであり、Ｃｇｄを減少させるべく、絶縁物９を設け
たものである。絶縁物としてはＳｌ○１、Ｓｉ、Ｎ４膜
又はポリイミド樹脂等が良い。
ＧａＡｓの誘電率１１に対して、Ｓｉ、Ｎ４５．５、Ｓ
ｉ Ｏ，は３．８、ポリイミドは３．２位であるので
、ＣｇｄはＧｄＡｓが存在する場合に比べて半分以下と
なる。
ｉ Ｏ，は３．８、ポリイミドは３．２位であるので
、ＣｇｄはＧｄＡｓが存在する場合に比べて半分以下と
なる。
第５図はチャンネルを９層１０とした実施例である。ゲ
ート領域とチャンネルのＰ層が反転状態になり、Ｐ層の
ゲート領域５と接触している領域がｎ層になったときに
、ソースより電子がドレインへトンネル注入されて動作
する。
ート領域とチャンネルのＰ層が反転状態になり、Ｐ層の
ゲート領域５と接触している領域がｎ層になったときに
、ソースより電子がドレインへトンネル注入されて動作
する。
ソースよりドレインまでの長さすなわちチャンネル長は
例えば１００人というような値に制御することはできる
が、ゲート間隔すなわちチャンネル幅は、デバイ長を目
安として決定する必要がある。そのデバイ長は次式（７
）で与えられる。
例えば１００人というような値に制御することはできる
が、ゲート間隔すなわちチャンネル幅は、デバイ長を目
安として決定する必要がある。そのデバイ長は次式（７
）で与えられる。
ここでｎはチャンネルの不純物密度、εは誘電率である
。
。
上式（７）でｎが１０”ｃｍ−’のときにλｐが３．９
５ μｍ、１０”ｃｍ−”のときに０．４μｍ。
５ μｍ、１０”ｃｍ−”のときに０．４μｍ。
また、１０” ｃ ｍ−”のときには０．０４μｍ位と
なる。おおまかにいってチャンネル長の寸法制御に比べ
て、チャンネル幅の寸法制御はフォトリソグラフィの精
度で決まるので、チャンネル幅の寸法は製作技術との兼
ね合いで決定する必要がある。
なる。おおまかにいってチャンネル長の寸法制御に比べ
て、チャンネル幅の寸法制御はフォトリソグラフィの精
度で決まるので、チャンネル幅の寸法は製作技術との兼
ね合いで決定する必要がある。
第６図はソースからの電子を、能率良く、ゲート領域に
制御するために、第５図の実施例のｐチャンネル中に高
不純物密度領域を形成した実施例である。埋込領域１１
はソース側の電子に対して電位障壁が高いので、電子は
チャンネルの埋込領域の両側を通るようになる。実際に
動作する部分がゲート領域形成しているｐチャンネル？
ソース電極７は例えば０．５μｍ〜１μｍとしても良い
ことになり製作は容易になる。
制御するために、第５図の実施例のｐチャンネル中に高
不純物密度領域を形成した実施例である。埋込領域１１
はソース側の電子に対して電位障壁が高いので、電子は
チャンネルの埋込領域の両側を通るようになる。実際に
動作する部分がゲート領域形成しているｐチャンネル？
ソース電極７は例えば０．５μｍ〜１μｍとしても良い
ことになり製作は容易になる。
第７図は本発明の更に別の実施例を示したものであって
、ｐ領域をソース領域４に隣接し、残りの部分はｎ （
ｎ−）領域とした構造である。
、ｐ領域をソース領域４に隣接し、残りの部分はｎ （
ｎ−）領域とした構造である。
また、第８図は、ｐ領域をチャンネルのソースの近くに
挿入したものであって、Ｃｇｓを小さくし、ゲート領域
を小さく形成できる実施例を示している。
挿入したものであって、Ｃｇｓを小さくし、ゲート領域
を小さく形成できる実施例を示している。
なお、以上に説明してきた第１図〜第８図の実施例にお
いて、ソースより真のゲートまでの距離は平均自由行程
以下にすることは勿論である。
いて、ソースより真のゲートまでの距離は平均自由行程
以下にすることは勿論である。
ところで、トンネル注入層のｎ＋、ｐ＋層の不純物密度
は、次式のように決めることができる。すなわち、ｐ◆
、ｎ十層の不純物密度が一様の場合に、０バイアスの拡
散電位ｖｂで決まる空乏層の厚みＷは次式となる。
は、次式のように決めることができる。すなわち、ｐ◆
、ｎ十層の不純物密度が一様の場合に、０バイアスの拡
散電位ｖｂで決まる空乏層の厚みＷは次式となる。
ここで、ＮＡはｐ÷領域４のアクセプタ密度、Ｎｐはｎ
÷領域３のドナー密度である。
÷領域３のドナー密度である。
ＮＡを１０” ｃ ｍ−”としたときに、ＮＤが１０”
ｃ ｍ−”ではＷは１３０Ａ、Ｅは２．１６Ｘ１０’Ｖ
／ｃｍ、ＮＤが１０”ｃｍ−”ではＷは４１Ａ１Ｅは６
．８Ｘ１０“Ｖ ／ ｃ ｍ程度となり、そのときのｆ
ｃはそれぞれ４０ＴＨｚ、７２ＴＨｚ位となる。
ｃ ｍ−”ではＷは１３０Ａ、Ｅは２．１６Ｘ１０’Ｖ
／ｃｍ、ＮＤが１０”ｃｍ−”ではＷは４１Ａ１Ｅは６
．８Ｘ１０“Ｖ ／ ｃ ｍ程度となり、そのときのｆ
ｃはそれぞれ４０ＴＨｚ、７２ＴＨｚ位となる。
なお、以上の実施例において、ゲート領域のＧ ａ 、
−ｘＡ １ 、Ａ ｓはＧａＡｓとの間の表面準位をで
きるだけ減少させる必要があり、Ｇ ａ Ａ ｓとの間
で格子定数が合うようにＧ ａ 、−ｘＡ １ 、Ａ
ｓ ＋＋ｙのように少量のＰ（リン）を添加した混晶と
するとよい。また、そのときの組成はｘ＝０．３のとき
にｙは０．０１程度にすると良い。
−ｘＡ １ 、Ａ ｓはＧａＡｓとの間の表面準位をで
きるだけ減少させる必要があり、Ｇ ａ Ａ ｓとの間
で格子定数が合うようにＧ ａ 、−ｘＡ １ 、Ａ
ｓ ＋＋ｙのように少量のＰ（リン）を添加した混晶と
するとよい。また、そのときの組成はｘ＝０．３のとき
にｙは０．０１程度にすると良い。
チャンネルの不純物密度はｉ層から１０’”ｃｍ−”ト
ンネル注入領域は１０１＠〜１０ ” ｃ ｍ−”程度
とすれば良い。ソースとドレインの電極材料はｎ＋層へ
はＡｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎｉ、ｐ十層へはＡｕ−Ｚ
ｎ、Ａｇ−Ｚｎ、Ｃｒ−Ａｕ等の合金を用いることがで
きる。
ンネル注入領域は１０１＠〜１０ ” ｃ ｍ−”程度
とすれば良い。ソースとドレインの電極材料はｎ＋層へ
はＡｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎｉ、ｐ十層へはＡｕ−Ｚ
ｎ、Ａｇ−Ｚｎ、Ｃｒ−Ａｕ等の合金を用いることがで
きる。
ゲート領域のＧａ、−ｘＡｌｘＡｓの電極材料としては
、前記ソース、ドレイン用の電極材料の他にＴｉ。
、前記ソース、ドレイン用の電極材料の他にＴｉ。
Ｐｔ、Ｗ、Ｃｒ、Ｈｆ、Ｎｉ等のＧａ、−ｘＡｌｘＡｓ
に対して抵抗性接触を形成しない高融点金属材料とする
こともできる。
に対して抵抗性接触を形成しない高融点金属材料とする
こともできる。
素子の製作に際しては、チャンネル領域、ソース領域は
、本願発明者等の発明によるＧａＡｓの１分子層ずつ成
長できる分子層エピタキシャル成長法、および光分子層
エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、Ｍ
ＢＥ法、イオン注入法等が使用できる。ソース、ゲート
、ドレインの電極の形成は真空蒸着（抵抗加熱、電子ビ
ーム加熱、スパッタ法）法、プラズマエツチング、フォ
トエツチング、フォトリングラフィ等の組合せにより形
成できる。また、半導体材料はＧ ａ Ａ ｓに限らず
ＩｎＰ、１ｎＡｓ、ｎ ＶＩ族半導体その混晶等の半
導体でも良いし、ゲート領域はＩ ｎ、。
、本願発明者等の発明によるＧａＡｓの１分子層ずつ成
長できる分子層エピタキシャル成長法、および光分子層
エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、Ｍ
ＢＥ法、イオン注入法等が使用できる。ソース、ゲート
、ドレインの電極の形成は真空蒸着（抵抗加熱、電子ビ
ーム加熱、スパッタ法）法、プラズマエツチング、フォ
トエツチング、フォトリングラフィ等の組合せにより形
成できる。また、半導体材料はＧ ａ Ａ ｓに限らず
ＩｎＰ、１ｎＡｓ、ｎ ＶＩ族半導体その混晶等の半
導体でも良いし、ゲート領域はＩ ｎ、。
Ｇ ａ ｘ Ｐ 、 Ｉ ｎ 、−ｘ Ｇ ａ ｘＡ
ｓでも良いことは言うまでもない。
ｓでも良いことは言うまでもない。
［発明の効果コ
以上のように本発明によれば、従来のトランジスタでは
得られない高い周波数領域で増幅、発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
得られない高い周波数領域で増幅、発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
【図面の簡単な説明】
第１図〜第８図はそれぞれ本発明の各実施例に係るトン
ネル注入型静電誘導トランジスタの断面図である。 ｌ・・・ドレインとなるべきｎ÷基板、２．１０・・・
チャンネル、３・・・トンネル注入領域、４・・・ソー
ス領域、５・・・Ｇ ａ Ａ ｓよりも禁制帯幅の広い
半導体で形成されるゲート領域、６・・・ドレイン電極
、７・・・ソース電極、８・・・ゲート電極、９・・・
絶縁物。
ネル注入型静電誘導トランジスタの断面図である。 ｌ・・・ドレインとなるべきｎ÷基板、２．１０・・・
チャンネル、３・・・トンネル注入領域、４・・・ソー
ス領域、５・・・Ｇ ａ Ａ ｓよりも禁制帯幅の広い
半導体で形成されるゲート領域、６・・・ドレイン電極
、７・・・ソース電極、８・・・ゲート電極、９・・・
絶縁物。
Claims (4)
- （１）第１導電型の高不純物密度のドレイン領域と、こ
のドレイン領域上に形成された前記第１導電型と反対の
第２導電型の半導体領域を少なくとも一部分に有するチ
ャンネル領域と、このチャンネル領域上に形成された前
記第１導電型のトンネル注入領域と、このトンネル注入
領域上に形成された前記第２導電型の高不純密度のソー
ス領域と、前記チャンネルの第２導電型半導体領域に接
触し、かつ、前記チャンネル内のソース領域近傍に生じ
る電位障壁のピーク（イントリンシックゲート）とソー
ス領域間の距離をキャリアの平行自由行程以下とする位
置に形成された前記チャンネルよりも禁制帯幅の大きい
半導体よりなるゲート領域とを具備すると共に、前記チ
ャンネル幅の寸法が前記チャンネル領域の不純物密度よ
り決まるデバイ長λ＿Ｄに対して、２λ＿Ｄ以内である
ことを特徴とするトンネル注入型静電誘導トランジスタ
。 - （２）特許請求の範囲第１項記載において、ゲート領域
がチャンネル領域の半導体と格子定数補正されてなるト
ンネル注入型静電誘導トランジスタ。 - （３）特許請求の範囲第１項から第２項までのいずれか
の記載において、ゲート領域に接して設けられるゲート
電極がゲート領域に対して抵抗性接触とならない金属材
料で形成されてなるトンネル注入型静電誘導トランジス
タ。 - （４）特許請求の範囲第１項から第３項までのいずれか
の記載において、チャンネル中に、ソース領域からのキ
ャリアに対して他のチャンネル領域よりも電位障壁の高
い半導体領域を含むトンネル注入型静電誘導トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317984A JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164824A JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
| JP2317984A JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164824A Division JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209730A true JPH03209730A (ja) | 1991-09-12 |
| JP2587722B2 JP2587722B2 (ja) | 1997-03-05 |
Family
ID=26489779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317984A Expired - Fee Related JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587722B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001522533A (ja) * | 1997-04-30 | 2001-11-13 | クリー インコーポレイテッド | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ |
| JP2004153189A (ja) * | 2002-11-01 | 2004-05-27 | Furukawa Electric Co Ltd:The | ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体スイッチング素子 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5357769A (en) * | 1976-11-04 | 1978-05-25 | Mitsubishi Electric Corp | Electrostatic induction transistor |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1990
- 1990-11-26 JP JP2317984A patent/JP2587722B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5357769A (en) * | 1976-11-04 | 1978-05-25 | Mitsubishi Electric Corp | Electrostatic induction transistor |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001522533A (ja) * | 1997-04-30 | 2001-11-13 | クリー インコーポレイテッド | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ |
| JP2004153189A (ja) * | 2002-11-01 | 2004-05-27 | Furukawa Electric Co Ltd:The | ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体スイッチング素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2587722B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664594B2 (en) | Power MOS device with asymmetrical channel structure for enhanced linear operation capability | |
| JP5325198B2 (ja) | 電界効果トランジスタ | |
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| US3355637A (en) | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel | |
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| US4870469A (en) | Tunnel injection type static transistor and its integrated circuit | |
| USRE29971E (en) | Field effect semiconductor device having an unsaturated triode vacuum tube characteristic | |
| US11489067B2 (en) | Electron gas transistor, one-piece device comprising at least two transistors in cascode and associated manufacturing methods | |
| JPH03209730A (ja) | トンネル注入型静電誘導トランジスタ | |
| JPH0616552B2 (ja) | 新半導体デバイス | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| JPS6143479A (ja) | トンネル注入型静電誘導トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JP2589062B2 (ja) | 熱電子放射型静電誘導サイリスタ | |
| JPH0131314B2 (ja) | ||
| JPS6159877A (ja) | 半導体集積回路 | |
| JPS6244698B2 (ja) | ||
| JPS6286768A (ja) | デイプレツシヨン形−電界効果トランジスタ | |
| JPS61237473A (ja) | 電界効果トランジスタ | |
| Kohn et al. | MIM gate FET: new GaAs enhancement-mode transistor | |
| JPS60235477A (ja) | 接合ゲ−ト形電界効果トランジスタ | |
| GATE | l5 InPCAF\\MESA _&\:. _®\‘\k. | |
| JPS60227479A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |