JPS6286768A - デイプレツシヨン形−電界効果トランジスタ - Google Patents

デイプレツシヨン形−電界効果トランジスタ

Info

Publication number
JPS6286768A
JPS6286768A JP61231371A JP23137186A JPS6286768A JP S6286768 A JPS6286768 A JP S6286768A JP 61231371 A JP61231371 A JP 61231371A JP 23137186 A JP23137186 A JP 23137186A JP S6286768 A JPS6286768 A JP S6286768A
Authority
JP
Japan
Prior art keywords
region
effect transistor
channel
gate electrode
depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61231371A
Other languages
English (en)
Inventor
アレクサンダー・コルクーオウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Publication of JPS6286768A publication Critical patent/JPS6286768A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はドレイン領域、ソース領域、およびチャネル領
域を制御するためのゲート電極を備えたデイプレツシヨ
ン形−電界効果トランジスタに関する。
最近は例えば゛α荷キャリヤの移動度の大きいジャンク
ション半導体材料にもとづくディプレッション形−電界
効果トランジスタが研究され開発されている。この場合
この構成素子は例えはマイクロ波頭城お工びミリ波憤域
において用いられる。
ゲート長さＬｇが実質的に、デイプレツシヨン形−戒界
効果トランジスタの高周波特性、しゃ新局波数および雑
音特性に影譬を与えることは、知られている。ゲート長
さとは、公知のデイプレツシヨン形−電界効果トランジ
スタの場合、ソースとドレインとの間のゲート電極の長
手方向の幅のことである。
このｒ−ト長さを技術構成にＬり低減して構成素子の高
周波特性を改善するために、既に多くの努力が払われて
いる。ゲート長さの低減は構成の改善により例えば我子
ビームリトグラフにより可能である。通常の光学的標準
リトグラフによりこれまでは高価な技術的構成を用いて
のみ、構成の小型化を行なうことに成功した。
この小型化は、デイプレツシヨン形−電界効果トランジ
スタをミリメータ波長領域ですなわち３　Ｑ　ＧＨｚ以
上の周波数で駆動するのに十分である。
本発明の課題は有効チャネル長さを、このトランジスタ
を前述の高周波領域で駆動できるのに十分である位に短
かくされたデイプレツンヨン形−電界効果トランジスタ
を提供することである。この場合このデイゾレツンヨン
形−電界効果トランジスタを簡単な手段で製造できるよ
うにし、かつ通常の標準技術で作業が行なえるようにす
る。この課題は本発明により冒頭に述べたディプレッシ
ョン形−醋が効果トランジスタにおいて、次のように解
決されている。即ちチャネル中で電子速度が増加するく
らいに有効チャネル長さが小さくなるように、ソース″
領域Ｐｒｏｃ　、工、　１２９　、５　、　ｐｐ、　１
８５−１８７　、　ＯＫｔ。
１９８２″に、チャネル長さが著しく短かい場合は作用
チャネル中での電子の飽和速度が著しく増加することが
示されている。この様子が第４図に示されている。
本発明によれば、第４図に示されている、チャネル中で
電子の層相速度が増加する１μｍよりも小さい頭載で、
実効チャネル長さが実現される。この場合チャネル長さ
は例えば肌５μｍよりも小さくされる。本発明の技術構
成により、ゲート′Ｉｔ極とソース領域との上下配置に
もとづいてゲート電極により定められるチャネル長さを
、電気的に作用する有効チャネル長さよりも長くするこ
とができるようになる。本発明の実施例により各有効チ
ャネル長さを０〜１μｍに設定することができる。この
場合チャネル長さの所望の値だけが、使用される技術の
調整精度の値だけ変化される。標準技術によればこの調
整精度を０．１μｍより小さくすることが可能である。
そのためこれにより定められる精度により、０〜１μｍ
の有効チャネル長さを実現することが可能である。
実施例の説明 第１図に断面の示されているデイプレツシヨン形−電界
効果トランジスタにおいて、例えばガリウムひ素から成
る高抵抗の基体１の中に、互いに間隔をおいＣ２つの高
ドーピング濃度のｎ＋−影領域２および３がドＶイン領
域としておよびソース領域として埋め込まれている。
これらの領域は例えばイオン注入により製造することが
できて、例えば０．５μｍまたはそれより大きい接触層
を形成する。これらの層の縁領域にオーム接触体４およ
び５がソース成極ないしドレイン電極として収り付けら
れている。半導体装置上に、げ−ピングされた半導体Ｉ
ｆ：Ｉ６が配置されている。この半導体層は例えば０．
０５μｍから０．２μｍの厚さを有し、かつソース領域
３とドレイン領域２にわたり延在しており、そのためこ
れらの接触領域の間（オーム接続を形成している。ソー
ス領域２とドレイン領域３との間の、層６の部分がピン
チオフ可能なチャネル領域８を形成する。
この実施例におけるこのｎ形層６は例えばエピタキシャ
ル成長により形成される。このｎ形層６の上にさらに例
えば低ドーピング濃度のｎ−一領域が設けられ、この上
にＮｋ後にゲート電極９が設けられている。この実施例
の場合、ゲート電極９が半導体層Ｔと共にショットキー
接触を形成する。この半導体層７も例えばエピタキシャ
ル成長により製造される。この半導体装置の製造の場合
、エピタキシャル層６および７が半導体基体の全面をお
おうようにする。次にこの二−タキシャル層において領
域２および３の上に接触用開口を設けここにオーム接触
体４および５を設ける。低ドーピング濃度のｎ−形１１
！１は例えば０．１〜０．５μｍの厚さを有する。
第１図に示されている様に図示の実施例においてはチャ
ネル面へのゲートｉｔ極９０投影がソース領域３の一レ
イン領域側の縁１３とわずかに重なっている。この重な
りにＬり有効チャネル長さＬｇｅｆｆが形成される。何
故ならば第２図に示されている空間電荷領域ｔＯａない
し１０ｍ）におけるチャネルのピンチオフ個所は、実質
的にこの重なりにより定められるからである。通常のデ
イツプレツション形−゛鑞が効果トランジスタに対して
は次の式があてはまる８ １ｇ　ｍ　　　　　　　　　　　　ｔ　ｌｓｆ　Ｔ　”
　２　、°茄 この場合ｆＴはしやだん周波数（カットオフ周波数）で
あり、ｇｍは固有の素子の内部相互コンダクタンスであ
り、０ｇ８はダート−ソース−容量を示す。低ドーピン
グ濃度のｎ−形層Ｔの一介在によりしゃ断簡波数ｆでは
増加しない、何故ならば次の式があてはまるからである
：ｃ：ｌ：Ｍ　Ｏ−ａ　ｒ　’　Ｌｇ　’　ｇ　　　　
　　　　　　＜３＞ｇ８　　　　　　　Ｗ この場合、Ｗは空間電荷領域の侵入深さ、２はｒ−トの
幅、ｖ８は作用チャネル中の電子の飽和速度である。Ｌ
６はチャネル長さである。式ｔ２）　、　（３）を式（
１）に代入するとＷが消去される。その結果このしゃ断
簡波数ｆＴはこのＷの値に依存しないことが示される。
他方、第１図の装置の場合は低ドーピング濃度の層１が
７ヨツトキ一接触部のブレークダウン電圧を増加する。
その丸め低−一ビング漠度の層の挿入は、比較的高いブ
レークダウン電圧が所望される時は重要である。半導体
１ｉ４７におゆるブレークダウン′峨圧Ｖと不純物濃度
との関係が、第６図に示されている。図示されている様
に不純物濃度が減少するにつれてブレークダウン電圧が
増加する。第３図には、ｎ″″形層１がショット中−接
触部の形成電位によりさらに空乏層化されるような特別
な場合が、示されている。低ドーピング濃度の層７は必
ずしも必要とされない。低いブレークダウン電圧が許容
される時は、ｎ″″形層は省略することができる。
第２図に示されている様に内部フォーワード相互コンダ
クタンス（Ｖｏｒｗａｅｒｔｓｓｔｅｉｌｈｅｉｔ）　
ｇｒｎはチャネル中の“電子のげｕフト速度に依存する
。
そのため式ｔｌ）のしやだん周波数ｆＴは、第４図の実
効チャネル長さの減少の場合に）Ｉ　ＩＪフト速度ｖ８
が増加すると、増加する。そのため、第２図の実効チャ
ネル長さＬｇｅｆｆが１μｍよりも小さい値にｙＩｌえ
ば０．５μｍＫ減少すると、しゃ断簡波数ｆＴの値が次
の範囲に壕で＾められる、即ちこの半導体装置がマイク
ロ波領域およびミリ波領域において便用できるくらいに
高められる。さらに第１図ないし第２図に示されている
装置の雑音指数が着しくわずかになる。次の式が適用さ
れる： ｙ、ｎ１ｎ＝　１ｏ　Ｌｏｇ　（１＋に−ｆ−Ｌ、５　
〕（５）この式においてＦｍｉ。は最小雑音指数、Ｋは
チャネル領域に対する材料係数、ｆはＧＨｚで表わした
周波数、Ｌ９はゲート長さ、ＲｇおよびＲ８は構成素子
のゲート−ないしソース抵抗である。
本発明の装置の場合、ソース抵抗が低減される、何故な
らばソース領域３がゲート電極の下側に延在するか゛ら
である。ゲート抵抗さえも同様に低減される、何故なら
ば／ｌ”−）長さＬｇが即ちショットキー接触ｇ９の実
際の長さが、有効チャネル長さＬｇｅｆｆよりも大きく
選定できるからである。
第５図にはゲート電極の外縁１２がないしソース電極の
、ドレイン領域側の縁がどのように設けられているかが
示されている。破線で示されているゲート１を極の実施
例の場合、ゲート電極とソース領域との前述の重なりが
形成されている。縁１２１！Ｌで終端しているｒ−ト電
極の場合、この縁１２＆は、ソース領域の外縁１３と一
直線上にある。１２１）および１２ａで示されている実
施例の場合、’７’−）ｔｉｔ極９とソース領域との間
のＩなりは、値Ｘである。この■なりの形成は可能であ
る、何ならば図示されている空間電荷領域はチャネル領
域８の中ヘドレイン領域の方向へ延在するからである。
そのため重なりＸが、ピンチオフ領域１１がチャネル８
中でちょうどソース領域３とドレイン領域２との間に設
けられるように、選定することができる。
ピンチオフ領域１１０間隔がソース領域の外縁１３に対
して、デイプレツシヨン形−成界効果トランジスタの有
効長さを形成する。
前述の実施例の場合、低ドーピング濃度層Ｔにおける電
荷キャリヤ濃度は例えば１０１６〜１０１フ′成荷キヤ
リヤ／♂であり、高ドーピング領域２および３において
不純物濃度は例えば１０”４荷キヤリヤ／ｃＷＬ３より
も大きくされる。
本発明の装置の場合はチャネル領域の上に低ｒ−ぎング
濃度層７が設けられるため、チャネル領域さえも比較的
高濃度でドーピングされる。
そのためデイプレツシヨン形−′電界効果トランジスタ
の増幅特性が、チャネル領域中の濃度増加と共に改善さ
れる利点が得られる。
本発明によるディプＶツション形−電界効果トランジス
タは例えばエピタキシャル過程な用いて製造することが
できる。この場合このプロセスに対して、著しい均一性
と個々の成長層の間の完全な接合層が要請される。この
ことは例えばキレート的、化学的蒸着エピタキシャル過
程によりまたは分子ビームエピタキシャルにより、達成
される。低ドーピング破度のまたはドーピングされない
半導体サブストレート１は、エピタキシャル成長された
中間層により、代えることもできる。この場合この中間
層の中へノーが ノーおよびドレイン−領域２ないし３／Ｊ！イオン注入
により埋め込まれる。このようにしてチャネル領と基本
材料との間の境界領域における高濃度の不純物が回避さ
れる。
第１図の構成に代えることができる／第６図の実施例の
場合、ソース−およびドレイン領域３ａないし２Ｉ！Ｌ
は、基本１の上に設けられる、中央領域において凹欠部
を有する層の一部である。このようにして形成される構
成の上に次にｎ−ｒ−ピング層６２Ｌが設けられる。半
導体基体１上に設けられるこのｎ−Ｐ−ピング層６ａが
ドレイン領域２ａとソース領域３ａとの間でチャンネル
８ａを形成する。層６ａは最後に、エピタキシャル法で
設けられる著しく低濃度のＰ−ぎング層７ａによりおお
われ、続いてこの低濃度のｒ−ピング層７ａの上にゲー
ト電極９ａが次のように取り付けられる。即ちゲート電
極のｆ＆１２とソース領域３ａの内縁との間にわずかな
重なりが形成され、これより有効ゲート長さＬｇｅｆｆ
が定められるようにされる。
前述のディプレッション形−電界効果トランジスタの場
合、ソース−ドレイン−電流が決して構成素子の表面を
＠接部れない。このトランジスタの作用部分は半導体光
面により次のように間隔が定められる、即ち表面領域に
現われる材料の格子欠陥が構成素子の電気特性に影譬な
与えないように、定められる。このことが本発明のディ
プレッション＃−戒界幼果トランジスタの電気特性を著
しく改善する。
これまで説明した装置の場合の作用チャンネルは、第７
図に示されているように、導′＆１！注の２次元の′に
子ガスに代えることもできる。この構成はＨｌｌｆ：Ｍ
Ｔ−とかＭＯ１）Ｆｆｆ’ｌ’−とかまたはＴＪｆｌＧ
ｆＥＴ−構成とか称されている。この種の構成は例えば
雑誌”　ｆｆａｐ、Ｊ、Ａｐｐｌ、Ｐｈｙｓｉｃｓ、　
Ｖｏｌ、　１９　、　Ｎｎ　５　＋１９８０　、ｐ、２
２５−２２７”に示されている。チャンネル領域はこの
種の構成の場合、ＧａＡｓ一層とＧａＡｌＡｓ　−１−
との間のへテロ接合部の境界領域により、定められる。
高抵抗の層７が、低ドーピング−ガリウムアルミニウム
ひ素層７ｂとこの上に設けられる、ガリウムひ素から成
る接触層７θから形成される。２次元の導電性の電子が
スを形成するための別の構成も可能である。
最後に第８図に示されているのは、デイプレツシヨン形
−電界効果トランジスタの容量特性の−１−改善される
構成である。この目的のためにゲート電極９とソース肌
域３との間の領域１４が絶縁材料１４から形成される。
次にこの絶縁材料上にｒ−ト′ｔＩＩＬ極がドレイン領
域２とは反対側の部分において遅延する。絶縁領域１４
は同じくイオン注入により形成することができる。この
場合たとえばほう素または酸素が半導体層６および７の
中へ、注入領域が絶縁特性を有するようになるまで、注
入される。別の方法として、部分的に酸化げい素または
ちつ化けい素を前もって形成される絶縁窓の形状に除去
し、次に／ゲート電極９をこれが絶縁層１４から低ドー
ピング半導体７の上を延在するようにする。
ゲート電極の下側の絶縁領域１４の容ｔはこのように低
減される。その結果ゲート容量は実質的に、絶縁領域１
４の内縁１５とゲート電極の内縁１２との間隔だけによ
り、定められる。
ゲート長さの・この部分はＬｇｚで示されている。
第８図に示されている、ディプレッション形−電界効果
トランジスタの残りの部分は、前述の図面で示された部
分に相応する。
発明の効果 本発明により３　Ｑ　ＧＨｚ以上のミリ波の領域で使用
できる実効チャネル領域の小さい、かつ簡単な通常の標
準技術で製造できるディプレッション輿−トランジスタ
が構成される。
【図面の簡単な説明】
第１図は本発明により構成されるディプレッンヨン形−
電界効果トランジスタの断面図、第低ドーピング半導体
層のドーピング濃度との関係を示す線図、第４図は電子
速度と有効？−）長さとの関係を示す線図、第５図は／
Ｆ’−ト電極の延長とこの下のソース領域の延長との配
属を示す切欠拡大図、第６図は本発明のデイプレツシヨ
ン形−電界効果トランジスタの変形実施例の断面図、第
７図はチャネルを用いない、２次元電子がスを有するデ
ィプレッション形−電界効果トランジスタの断面図、第
８図はゲート′成極とソース領域の間に絶縁領域を介在
させてこの装置の容量を改善した構成を示す構成の断面
図である。 １・・・基体　２・・・ドレイン領域　３・・・　ソー
ス領域　４，５・・・オーム接触部材　７・・・半導体
層８・・・制御されるチャンネル領域　９・・・’Ｆ’
−ト電極　１０ａ、１０ｂ・・・空間電荷領域　１４・
・・絶縁領域

Claims (1)

  1. 【特許請求の範囲】 １、ドレイン領域（２）、ソース領域（３）、およびチ
    ャネル領域（８）を制御するためのゲート電極（９）を
    備えているデイプレツシヨン形−電界効果トランジスタ
    において、チャネル（８）中で電子速度が増加するくら
    いに有効チャネル長さ（Ｌｇｅｆｆ）が小さくなるよう
    に、ソース領域（３）とチャネル平面への投影から見た
    ゲート電極（９）とが上下に配置されていることを特徴
    とするデイプレツシヨン形−電界効果トランジスタ。 ２、ゲート電極（９）のチャネル領域への投影が、ソー
    ス電極（３）とわずかにドレイン領域（２）の方向で重
    なるようにした特許請求の範囲第１項に記載のデイプレ
    ツシヨン形−電界効果トランジスタ。 ３、実質的に有効長さ（Ｌｇｅｆｆ）を定める重なり部
    分を１μｍより小さくした特許請求の範囲第２項に記載
    のデイプレツシヨン形−電界効果トランジスタ。 ４、ゲート電極（９）のドレイン領域（２）側縁部（１
    ２ａ）のチャネル面への投影が、ソース領域（３）のド
    レイン（２）側の外縁 （１３）をおおうようにした特許請求の範囲第２項に記
    載のデイプレツシヨン形−電界効果トランジスタ。 ５、ゲート電極（９）のドレイン領域（２）側の縁（１
    ２ｂ、１２ｃ）のチャネル面への投影がドレイン領域（
    ３）の外縁（１３） Ｘの大きさだけ、ドレイン領域（２）Ｘの遠ざかるよう
    にし、この場合このＸの大きさを、トランジスタの作動
    状態においてチャネル中のピッチオフ領域（１１）がソ
    ース領域（３）の外縁（１３）からドレイン領域（２）
    の方向へ間隔（Ｌｇｅｆｆ）をおいて設けられるように
    、選定した特許請求の範囲第２項に記載のデイプレツシ
    ヨン形−電界効果トランジスタ。 ６、ゲート電極（９）と半導体構成体とがショットキー
    接触を形成するようにした、先行の特許請求の範囲のい
    ずれか１項に記載のデイプレツシヨン形−電界効果トラ
    ンジスタ。 ７、有効長さ（Ｌｇｅｆｆ）を０〜１μｍに選定し、さ
    らにチャネル長さの設定の精度を、技術的製造法の調整
    精度により前もつて定められるようにした、先行の特許
    請求の範囲のいずれか１項に記載のデイプレツシヨン形
    −電界効果トランジスタ。 ８、ソース領域（３）とドレイン領域（２）を高抵抗の
    半導体構成体中で高ドーピング濃度の領域とし、該ソー
    ス領域とドレイン領域が同じ導電形のドーピング領域（
    ６）の下側に延在するようにし、該ドーピング領域（６
    ）の、ソース領域（３）とドレイン領域（２）との間の
    部分（８）がチヤネルを形成するようにした、先行の特
    許請求の範囲のいずれか１項に記載のデイプレツシヨン
    形−電界効果トランジスタ。 ９、ゲート電極（９）と、チャネル（８）を含む高ドー
    ピング濃度の領域（６）との間に、チャネル（８）と同
    じ導電形の低ドーピング濃度の領域（７）を設けた特許
    請求の範囲第８項に記載のデイプレツシヨン形−電界効
    果トランジスタ。 １０、チャネル（８）を含む高ドーピング濃度の領域（
    ６）を約０．０５〜０．２μｍの厚さにし、さらに該領
    域上に設けられる同じ導電形の低ドーピング濃度領域（
    ７）を約０．１〜０．５μｍの厚さにした特許請求の範
    囲第８項に記載のデイプレツシヨン電界効果トランジス
    タ。 １１、ドレイン−およびソース領域（２、３）を、半導
    体基体（１）中に注入される高ドーピング濃度の領域か
    ら形成するようにするか、または半導体基体上に設けら
    れる高ドーピング濃度の層の一部（２ａ、３ａ）である
    ようにした先行の特許請求の範囲のいずれか１項に記載
    のデイプレツシヨン形−電界効果トランジスタ。 １２、導電チャネル（８）を２次元の電子ガスから形成
    した前述の特許請求の範囲のいずれか１項に記載のデイ
    プレツシヨン形−電界効果トランジスタ。 １３、ドレイン領域とは反対側の端部においてゲート電
    極（９）とソース領域（３）との間に、絶縁領域（１４
    ）を設けた、先行の特許請求の範囲のいずれか１項に記
    載のデイプレツシヨン形−電界効果トランジスタ。 １４、絶縁領域（１４）をイオン注入により形成し、さ
    らに絶縁領域の外縁（１５）とソース領域のドレイン領
    域（２）側の縁（１３）との間隔をできるだけ小さく保
    持するようにし、さらに絶縁領域（１４）がゲート電極
    （９）のドレイン領域側とは反対側の縁部と重なるよう
    にした特許請求の範囲第１３項に記載のデイプレツシヨ
    ン形−電界効果トランジスタ。 １５、半導体材料として元素周期表III／Ｖ族の接合材
    料を例えばＧａＡｓを用いるようにした先行の特許請求
    の範囲のいずれか１項に記載のデイプレツシヨン形−電
    界効果トランジスタ。
JP61231371A 1985-10-01 1986-10-01 デイプレツシヨン形−電界効果トランジスタ Pending JPS6286768A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853535002 DE3535002A1 (de) 1985-10-01 1985-10-01 Sperrschicht-feldeffekttransistor
DE3535002.4 1985-10-01

Publications (1)

Publication Number Publication Date
JPS6286768A true JPS6286768A (ja) 1987-04-21

Family

ID=6282473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61231371A Pending JPS6286768A (ja) 1985-10-01 1986-10-01 デイプレツシヨン形−電界効果トランジスタ

Country Status (4)

Country Link
US (1) US4922310A (ja)
EP (1) EP0217171A3 (ja)
JP (1) JPS6286768A (ja)
DE (1) DE3535002A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602461A1 (de) * 1986-01-28 1987-07-30 Telefunken Electronic Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
US6928878B1 (en) * 2004-09-28 2005-08-16 Rosemount Aerospace Inc. Pressure sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381088A (en) * 1976-12-27 1978-07-18 Fujitsu Ltd Gallium arsenide field effect transistor
JPS60241271A (ja) * 1984-05-16 1985-11-30 Nec Corp 電界効果トランジスタの製造方法
JPS6199380A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置およびその製造方法
JPS61231769A (ja) * 1985-04-08 1986-10-16 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2036847A1 (de) * 1969-07-24 1971-02-04 Tokyo Shibaura Electric Co Ltd , Kawasaki (Japan) Sperrschicht Feldeffekt Transistor
DE2321797C3 (de) * 1973-04-30 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Sperrschicht-Feldeffekttransistor
DE2321895A1 (de) * 1973-04-30 1974-11-07 Licentia Gmbh Feldeffekttransistor aus einer auf ein halbleitersubstrat epitaktisch aufgebrachten duennen halbleiterschicht
US4191963A (en) * 1978-11-21 1980-03-04 Instituto Venezolano De Investigaciones Cientificas (Ivic) Built-in notched channel MOS-FET triodes for high frequency application
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
FR2493604A1 (fr) * 1980-10-31 1982-05-07 Thomson Csf Transistors a effet de champ a grille ultra courte
JPH0783107B2 (ja) * 1984-04-19 1995-09-06 日本電気株式会社 電界効果トランジスタ
US4624004A (en) * 1985-07-15 1986-11-18 Eaton Corporation Buried channel MESFET with backside source contact
DE3602461A1 (de) * 1986-01-28 1987-07-30 Telefunken Electronic Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381088A (en) * 1976-12-27 1978-07-18 Fujitsu Ltd Gallium arsenide field effect transistor
JPS60241271A (ja) * 1984-05-16 1985-11-30 Nec Corp 電界効果トランジスタの製造方法
JPS6199380A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置およびその製造方法
JPS61231769A (ja) * 1985-04-08 1986-10-16 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ

Also Published As

Publication number Publication date
DE3535002C2 (ja) 1989-07-06
EP0217171A2 (de) 1987-04-08
US4922310A (en) 1990-05-01
DE3535002A1 (de) 1987-04-02
EP0217171A3 (de) 1988-11-30

Similar Documents

Publication Publication Date Title
US5567629A (en) Method of making transistor with oxygen implanted region
US5272365A (en) Silicon transistor device with silicon-germanium electron gas hetero structure channel
JPH05275463A (ja) 半導体装置
EP0449620B1 (en) Semiconductor devices having a silicon/silicon-germanium heterostructure and methods of making the same
US4942438A (en) Compound semiconductor field-effect transistor
JPH0137857B2 (ja)
JPS5963767A (ja) 半導体装置
JPS6286768A (ja) デイプレツシヨン形−電界効果トランジスタ
Takakuwa et al. A low-noise microwave HEMT using MOCVD
JP2721513B2 (ja) 化合物半導体装置の製造方法
GB2239557A (en) High electron mobility transistors
JPS63142677A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPS6332273B2 (ja)
JPH0121570Y2 (ja)
KR930009811B1 (ko) 금속-반도체 전계효과 트랜지스터 및 그 제조방법
JPH0614551B2 (ja) 熱電子放射型静電誘導トランジスタ
JPS60235477A (ja) 接合ゲ−ト形電界効果トランジスタ
KR0147215B1 (ko) 반도체소자의 제조방법
JP2616032B2 (ja) 電界効果トランジスタの製造方法
JP2867422B2 (ja) 電界効果型トランジスタ及びその製造方法
JP3467288B2 (ja) バイポーラ動作モードが最適化された垂直接合形電界効果トランジスタ及びその製造方法
JPH03209730A (ja) トンネル注入型静電誘導トランジスタ
JPH02284434A (ja) 電界効果トランジスタ
JPS58180065A (ja) 電界効果トランジスタ
JPS641944B2 (ja)