JPH03210620A

JPH03210620A - キー入力装置

Info

Publication number: JPH03210620A
Application number: JP2004437A
Authority: JP
Inventors: Yoshifumi Imazu; 善文今津
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1990-01-16
Filing date: 1990-01-16
Publication date: 1991-09-13
Anticipated expiration: 2011-06-26
Also published as: JP2510016B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は例えば操作パネルに配設された各キーのキーコ
ードをマイクロプロセッサで読取るキー入力装置に係わ
り、特に、キー操作された時点で該当キーのキーコード
を静的に読取れることから、内外の放射雑音が性能に影
響を受ける測定装置において、有益なキー入力装置に関
する。

［従来の技術］多数のキーが配設されたキーボードからキー操作された
キーのキーコードを読取るキー入力装置は例えば第４図
に示すように構成されている。マトリックス状に配列さ
れた各キーに対して信号線を縦横に配線して、各信号線
の交点にキー操作に応動する接点を介在させている。そ
して、キーボード制御回路１からデコーダ回路２を介し
て例えば横方向の各信号線３に予め設定された時間間隔
で走査信号ＲＯＩ〜ＲＯＶ７を出力する。それと同時に
縦方向の各信号線４の検出信号ＣＯＬＵＭＯ〜ＣＯＬＵ
Ｍ７をデコードして、キー操作されたキーを特定する。

そして、キー操作されたキーが特定されると、キーボー
ド制御回路１はＭＰＵ　（マイクロプロセッサ）５に対
して割込信号ＩＲＱを送出する。

ＭＰＵ５は割込信号ＩＲＱを受領すると、キーボード制
御回路１にラッチされているキーコードを読取る。

［発明が解決しようとする課題］しかしながら第４図に示したキー入力装置においてもま
だ解決すべき次のような問題があった。

すなわち、キー操作の応答性能を向上させるためにはキ
ーボード制御回路１から出力される走査信号ＲＯＶＯ〜
ＲＯＷ７の時間間隔を短縮する必要がある。

通常のパーソナルコンピュータにおいては、この時間間
隔は約数ａＳである。このように、キーボード上におい
て、操作者がキーを押したか又は離したかにかかわらず
、常時前述した時間間隔でＴＴＬレベルの走査信号ＲＯ
ＶＯ〜ＲＯＶ７を出力している。したがって、この走査
信号ＲＯＷＯ−ＲＯＶ７および検出信号ＣＯＬＬＩＭＯ
〜ＣＯＬＵＭ７が放射雑音として周囲に常時電磁放射さ
れている。

一方、空気中の微弱電波を検出する測定装置においても
、各種７１−１定条件を設定したり、測定操作を実行す
るために操作パネル上に多数のキーが配設されている。

したがって、この操作パネルに配設された各キーのキー
操作状態を監視するために前述した第４図に示したキー
入力装置をこの測定装置内に組込むと、検出された微弱
電波に走査信号ＲＯｖＯ〜ＲＯｗ７および検出信号ＣＯ
ＬＵＭＯ〜ＣＯＬＵＭ７１：よる放射雑音が混入して、
測定装置全体の測定精度が低下する問題が生じる。

また、放射雑音が他の測定機に悪影響を及ぼす懸念があ
る。

本発明はこのような事情に鑑みてなされたものであり、
各キー毎にキー操作時のみレベル変化するキー信号を取
出し、このキー信号を優先順位付けてキーコード化する
ことによって、キー操作の応答性能を低下させることな
く、外部に高周波の放射雑音が出力されるのを防止でき
るキー入力装置を提供することを目的とする。

［課題を解決するための手段］上記課題を解消するために本発明のキー入力装置は、複
数のキーと、この各キー毎に専用の出力線を有し、各キ
ーのオン・オフ動作に応動してレベル変化する各キー信
号を出力するキー信号発生部と、このキー信号発生部か
ら出力されたキー信号をキーコード化して出力すると共
に、複数のキー信号がレベル変化をしたときには予め設
定された優先順位が高いキーのキーコードを優先出力し
、かつ優先順位が最下位のキー信号の入力を楚止したコ
ード発生部と、このコード発生部からのキーコード出力
に応動してラッチ信号および割込信号を出力するキー動
作検出回路と、このキー動作検出回路から出力されるラ
ッチ信号に応動して、コード発生部から出力されるキー
コードをラッチするラッチ回路と、キー動作検出回路か
ら出力された割込信号に応動して、ラッチ回路にラッチ
されたキーコードを読取るマイクロプロセッサとを備え
たものである。

［作用］このように構成されたキー入力装置によれば、キーがキ
ー操作されると、コード発生部から該当キーに対応する
キーコードが出力され、ラッチ回路へ印加される。そし
て、コード発生部からキーコードが出力されるとキー動
作検出回路が作動して、ラッチ回路へラッチ信号を送出
すると共にマイクロプロセッサへ割込信号を送出する。

よって、ラッチ回路は印加されたキーコードをラッチし
、マイクロプロセッサはラッチ回路にラッチされたキー
コードを読取る。

逆に、キー操作されない限り、キー信号発生回路、コー
ド発生部等は静的状態を維持しているので、外部に放射
雑音を出力することはない。

また、同時に複数のキーをキー操作した場合は、優先順
位の高いキーに対応するキーコードが優先出力されるの
で、重要なキー操作ミスを未然に防止できる。

［実施例］以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のキー入力装置を示す概略構成図である
。例えば６３個のキー１が配設された操作パネルに組込
まれたキー信号発生回路２がら各キー１のオン・オフ動
作に応動してレベル変化する６３本のキー信号が優先順
位エンコーダ３．ビット検出回路４および桁検出回路５
からなるコード発生部６へ入力される。コード発生部６
がら出力された操作キーに対応する６ビツト（ビット検
出回路４の３ビツトと桁検出回路の３ビツト）からなる
１個のキーコードはラッチ回路７へ印加される。また、
コード発生部６から出力された６ビツトのキーコードは
キー動作検出回路８へ入力される。

キー動作検出回路８へ入力された６ビツトのキーコード
はデコーダ回路９で３ビツトにデコードされて、各レベ
ル変化検出回路１４）．１１．１２へ入力される。いず
れか一つのレベル変化検出回路１４），１１．１２から
出力されたレベル変化検出信号は割込信号発生回路１３
にて１ビツトの割込信号ｉに変換されてＭＰＵ　（マイ
クロプロセッサ）１４の割込端子ＩＮＴへ印加されると
共に、ラッチ回路７ヘラツチ信号りとして送出される。

ラッチ信号りが入力されたラッチ回路７はコード発生部
６から印加されているキーコードをラッチする。また、
割込信号ｉが入力されたＭＰＵ１４はラッチ回路７にラ
ッチされたキーコードを読取る。そして、読取ったキー
コードに対応する例えば測定条件を測定部１５へ設定す
るとともに記憶部１６へ記憶する。

第２図（ａ）はキー信号発生部２およびコード発生部６
の詳細回路図である。キー信号発生回路２内においては
、６３個の各キー１の押下げ動作で閉成される６３個の
各接点２ａの一端にそれぞれに抵抗２ｂを介して電圧５
ｖが印加され、他端は接地されている。したがって、一
つのキー１を押下げると該当キーのキー信号がＬレベル
となり、このキー１を離すとＨレベルへ戻る。

キー信号発生回路２から出力された６３個のキー信号は
８群に分割されてそれぞれコード発生部６の優先順位エ
ンコーダ３を構成する直列接続された８個のプライオリ
ティエンコーダ（ＩＣ素子番号７４１１Ｃ１４ｇ）３　
ａ〜３ｈのそれぞれの入力端子ＤＯ〜ｐ７へ入力される
。各エンコーダ３ａ〜３ｈは同一構成であり、入力端子
ＤＯ〜Ｄ７に入力された８ビツトのデータを３ビツトの
データに変換して出力端子ＡＯ〜Ａ２から出力する。す
なわち、一つのキー信号がＬレベルになると、そのキー
信号を３ビツトのデータで特定することができる。なお
、このエンコーダ３８〜３ｈにおいては、複数のキー信
号が同時にＬレベルに変化した場合は、入力端子ＤＯ〜
Ｄ７の番号の大きい方の入力端子のキー信号のみがＬレ
ベルに変化したと見なして、このキー信号を３ビツトの
データとして出力端子ＡＯ〜Ａ２から出力する。また、
出力端子ＡＯ−Ａ２からキー操作されたキー信号のビッ
トデータが出力されると、出力端子ＥＯからＨレベル信
号が出力されるとともに、信号検出端子ＳＧからＬレベ
ル信号が出力される。

また、エンコーダ３８〜３ｈの各出力端子ＥＯから出力
されたＨレベル信号は左側に位置する優先順位の低いキ
ーのキー信号が入力されるエンコーダ３ａ〜３ｈの入力
端子Ｅ１ヘイネーブル信号として入力される。よって、
右方のエンコーダの優先順位が左方のエンコーダの優先
順位より高くなる。したがって、同時にキー操作された
場合のキーの優先順位はキ一番号が高いほうが優先順位
が高くなる。よって、例えば６３番目のキー信号が最も
優先順位が高く、１番目のキー信号が最も優先順位が低
くなる。

さらに、最下位優先順位のエンコーダ３ａの最下位入力
端子ＤＯは＋５■の電源に接続され、キー信号入力が禁
止されている。

各エンコーダ３８〜３ｈの各出力端子ＡＯのロー（Ｌ）
アクティブの出力信号はビット検出回路４を構成する８
入力端子を有したオアゲー）４ａへ入力され、同じく、
各エンコーダ３８〜３ｈの各出力端子Ａ１の出力信号は
ビット検出回路４のオアゲート４ｂへ入力され、さらに
、各エンコーダ３ａ〜３ｈの各出力端子Ａ２の出力信号
はビット検出回路４のオアゲート４Ｃへ入力される。前
述したように１番から６３番までの各キー信号は優先順
位が付されているので、各オアゲート４８〜４ｃへ入力
される８本の出力信号が同時にＬレベルになることはな
い。すなわち、このビット検出回路４は、各エンコーダ
３８〜３ｈの各入力端子ＡＯ〜Ａ７へ入力される８個の
キー信号のうちいずれのキー信号がＬレベルに変化した
かを示す３ビツトのビット信号を出力する。

また、各エンコーダ３ａ〜３ｈの信号検出端子ＳＧから
出力される信号は前記各エンコーダ３ａ〜３ｈと同一構
成の桁検出回路５の各入力端子ＤＯ−Ｄ７へ入力される
。この場合、複数のエンコーダ３ａ〜３ｈの信号検出端
子ＳＧから同時にＬレベル信号が出力されることはない
ので、いずれのエンコーダ３８〜３ｈからＬレベル信号
が送出されたかを示す３ビツトの桁信号が出力端子ＡＯ
，ＡＩ、Ａ２から出力される。さらに、桁検出回路５の
信号検出端子ＳＧの出力信号はインバータ５ａでレベル
反転されて、前記ラッチ回路７へ送出される。

ビット検出回路４から出力された３ビツトのビット信号
および桁検出回路５から出力された３ビツトの桁信号は
、ラッチ回路７の各入力端子ＡＯ〜Ａ２．Ａ３〜Ａ５へ
印加される。すなわち、ビット信号と桁信号との合計６
ビツトで１番から６３番までのキーｌのキー信号を特定
できる。よって、この６ビツトの信号でもって各キー１
に与えられたキーコードを特定できる。また、この６ビ
ツトの信号はキー動作検出回路８内のデコーダ回路９へ
入力される。

第２図（ｂ）は、キー動作検出回路８およびＭＰＵ１４
を示す詳細回路図であり、第３図はキー動作検出回路８
およびＭＰＵ１４の動作を示すタイムチャートである。

デコーダ回路９は入力端子Ｄ１〜Ｄ６へ入力された６ビ
ツトの信号を３ビツトの信号に圧縮して出力端子ＡＯ，
ＡＩ、Ａ２から出力する。各出力端子ＡＯ，ＡＩ、Ａ２
から出力された各出力信号はそれ゛ぞれレベル変化検出
回路１２．１１．１４）へ入力される。

各レベル変化検出回路１２，１１．１４）はそれぞれ入
力信号の信号レベルが変化することを検出する回路であ
り、例えばレベル変化検出回路１２においては、インバ
ータ１２ａ、排他的論理軸ゲー）１２ｂ、Ｄ型フリップ
フロップ１２Ｃとで構成されている。すなわち、第３図
に示すように、デコーダ９の出力端子ＡＯの出力信号ａ
が例えば時刻ｔ。でＬレベルへ変化した場合には、イン
バータ１２ａの出力信号すの変化時刻は応答特性等によ
って時刻ｔ。より若干遅れる。したがって、遅れ時間に
相当する時間幅を有したパルス信号Ｃが排他的論理軸ゲ
ート１２ｂからフリップフロップ１２ｃのクロック端子
へ印加される。その結果、フリップフロップ１２ｃから
Ｌレベルのレベル変化検出信号ｄが割込信号発生回路１
３内のオーアゲ−）１３ｂへ送出される。他のレベル変
化検出回路１１．１４）も同じ動作を実行する。

オアゲート１３ａから出力されたレベル変化検出信号ｅ
は単安定回路１３ｂへ入力される。単安定回路１３ｂは
レベル変化検出信号ｅが入力すると、その入力時刻から
抵抗とコンデンサとの時定数回路で定まる規定時間Ｔｓ
　　（＝ｌＯ霞Ｓ）だけＬレベルとなる信号ｆを次のフ
リップフロップ１３ｃのクロック端子へ送出する。フリ
ップフロップ１３ｃは単室回路１３ｂにて規定時間Ｔ、
だけ遅延されたレベル変化検出信号ｇを割込信号ｉとし
てＭＰＵ１４の割込端子ＩＮＴへ印加すると同時に、オ
アゲート１３ｄを介してラッチ回路７のラッチ端子ＬＥ
へラッチ信号りとして印加する。

なお、前記単安定回路１３ｂにて設定される規定時間Ｔ
ｓはキー操作時に発生するチャタリングによる信号レベ
ル変化を次のキー操作による信号レベル変化と区別して
、誤動作を防止するために設けている。

しかして、オアゲート１３ａ、単安定回路１３ｂ、フリ
ップフロップ１３Ｃ１およびオアゲート１３ｄは、レベ
ル変化検出回路１４），１１゜１２から出力されたレベ
ル検出信号に応動してラッチ信号りおよび割込信号ｉを
出力する割込信号発生回路１３を構成する。

ラッチ回路７は、ラッチ端子ＬＥにラッチ信号りが入力
されると、入力端子ＡＯ−Ａ５に印加されているビット
信号と桁信号とからなる６ビツト信号をキーコードとし
てラッチする。

割込信号１入力に応動してＭＰＵ１４の読出／書込（Ｒ
／Ｗ）端子から出力されたＨレベルの読出信号ｊはイン
バータ１５ａにてレベル反転され、アンドゲート１５ｂ
へ入力される。アンドゲート１５ｂの他方の入力端子に
はＭＰＵ１４がら出力される操作パネルを選択するパネ
ル選択信号（ＰＥＬ）ｋが入力される。したがって、パ
ネル選択信号（ＰＥＬ）ｋがＬレベルへ変化した時刻ｔ
２にてラッチ回路７の選択端子ＯＥがＬレベルとなる。

しかして、ＭＰＵ１４はデータバスを介してラッチ回路
７にラッチされているキーコードを読取る。

ラッチ回路７の選択端子ＯＥへ読出信号ｊが印加される
と同時に、この読出信号はキー動作検出回路８の各フリ
ップフロップ１４）ｃ、ｌｌｃ。

１２ｃ、１３ｃのセット状態をクリアする。そして、割
込信号ｉを元のＨレベルへ戻す。

ＭＰＵ１４によるキーコードの読取処理が終了した後、
時刻ｔ３にてパネル選択信号（Ｐ　Ｅ　Ｌ）ｋがＨレベ
ルへ戻ると、ラッチ信号りも元のＨレベルへ戻る。

そして、時刻ｔ４にて押し下げたキーが離されると、デ
コーダ回路９から出力されている該当キーに対応する出
力信号ａがＬレベルからＨレベルへ立上がる。そして、
レベル検出回路１２でその立上時の信号レベル変化を検
出する。したがって、それ以降の割込信号発生回路１３
の各回路１３ａ。

１３ｂ、１３ｃ、１３ｄの動作は前記出力出力信号ａが
時刻ｔ。で立下った場合と同様の手順で、該当キーのキ
ーコードがＭＰＵ１４に読取られる。

このように構成されたキー入力装置において、操作パネ
ルに配列された任意のキー１を押下げると、該当キー１
のキーコードがＭＰＵ１４に読取られる。また、該当キ
ー１の押下げ状態を解除すると、解除された時点で、解
除された該当キーのキーコードがＭＰＵ１４にて読取ら
れる。

すなわち、コード発生部６．キー動作検出回路８、ラッ
チ回路７等のキー入力装置を構成する各構成部材は、キ
ー１がキー操作された時のみ動作し、操作者がキー操作
を実行していない期間は同等動作を行っていなくて、全
く静的状態を維持している。したがって、第４図に示す
ような一定時間間隔で走査信号を常時出力していないの
で、外部に放射雑音が放出されることはない。よって、
たとえこのキー入力装置を微弱電波を測定する測定機に
組込んだとしても７１−１定結果に雑音が混入すること
はないので、測定精度を大幅に向上できる。

また、放射雑音電波が出力されないので、他の測定機に
悪影響を与えることを未然に防止できる。

また、コード発生部６として優先順位エンコーダ３を採
用しているので、操作パネルに配列する各種のキーに優
先順位を付け、例えば重要なキーとさほど重要でないキ
ーとを同時に押した場合には、重要なキーのみが優先し
て受付けられるようにしている。したがって、重要なキ
ー操作ミスを未然に防止できる。

さらに、優先順位エンコーダ３を構成する最下位順位の
エンコーダ３ａ内のさらに最下位順位の入力端子ＤＯに
＋５ｖの電圧を印加して、強制的にＨレベルに設定して
、キー信号入力を禁止している。すなわち、最下位順位
を含めて全部のキーのキー信号が優先順位エンコーダ３
の各入力端子に接続されていた場合、第３図に示すよう
にキーが押されても離されてもＭＰＵ１４に割込信号ｌ
が印加される。割込信号ｉが入力されると、ＭＰＵ１４
は無条件にラッチ回路７にラッチされているキーコード
を読取る。しかし、キーが押されていないというのは、
仮に番号０番のキーか存在して、その０番のキーをキー
スイッチとして使用した場合には、押されていないキー
コードとキーが押されている状態とが同一キーコードに
なる。

よって、キーが押されていないという状態を判別できな
い。したがって、０番のキーに相当するエンコーダ３ａ
の入力端子ＤＯを使用禁止にして、０番のキーに相当す
るキーコードが読まれた時はキーが押されていないと判
断するようにしている。

［発明の効果］以上説明したような本発明のキー入力装置によれば、各
キー毎にキー操作時のみレベル食代する各キー信号を取
出し、この各キー信号を優先順位を付けてコード化する
ことによって、キー操作の応答性能を低下させることな
く、外部に高周波の放射雑音が出力されるのを未然に防
止でき、このキー入力装置が組込まれた各種機器や他の
機器に対して該当機器が実行しようとする機能に対して
悪影響を与えることを防止できる。特に、放射雑音の影
響を受けやすい測定装置にはＨ効である。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるキー入力装置の概略
構成を示すブロック図、第２図（ａ）（ｂ）は同実施例
装置の詳細回路図、第３図は同実施装置の動作を示すタ
イムチャート、第４図は従来のキー入力装置を示すブロ
ック図である。１・・・キー　２・・・キー信号発生回路、３・・・優
先順位エンコーダ、４・・・ビット検出回路、５・・・
桁検出回路、６・・・コード発生部、７・・・ラッチ回
路、・・・キー動作検出回路、９・・・デコーダ回路、１４）゜２・・・レベル変化検出回路、３・・・割込信号発生回路、１４・・・ＭＰＵ。

Claims

【特許請求の範囲】

　複数のキー（１）と、この各キー毎に専用の出力線を
有し、各キーのオン・オフ動作に応動してレベル変化す
る各キー信号を出力するキー信号発生部（２）と、この
キー信号発生部から出力されたキー信号をキーコード化
して出力すると共に、複数のキー信号がレベル変化をし
たときには予め設定された優先順位が高いキーのキーコ
ードを優先出力し、かつ優先順位が最下位のキー信号の
入力を禁止したコード発生部（６）と、このコード発生
部からのキーコード出力に応動してラッチ信号および割
込信号を出力するキー動作検出回路（８）と、このキー
動作検出回路から出力されるラッチ信号に応動して、前
記コード発生部から出力されるキーコードをラッチする
ラッチ回路（７）と、前記キー動作検出回路から出力さ
れた割込信号に応動して、前記ラッチ回路にラッチされ
たキーコードを読取るマイクロプロセッサ（１４）とを
備えたキー入力装置。