JPH0583129A - アナログ・デジタル変換回路 - Google Patents
アナログ・デジタル変換回路Info
- Publication number
- JPH0583129A JPH0583129A JP23835091A JP23835091A JPH0583129A JP H0583129 A JPH0583129 A JP H0583129A JP 23835091 A JP23835091 A JP 23835091A JP 23835091 A JP23835091 A JP 23835091A JP H0583129 A JPH0583129 A JP H0583129A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- circuit
- analog
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】アナログデータをデジタルデータに変換するア
ナログ・デジタル変換回路に関し、アナログ画像データ
に含まれるノイズのレベルが低い場合にはデジタル画像
データの分解能を高めることができ、逆に、ノイズレベ
ルが高い場合は、ノイズの悪影響を軽減できるよう有効
出力ビットを簡単な操作で選択できるアナログ・デジタ
ル変換回路を得ることを目的とする。 【構成】アナログデータをデジタルデータに変換するア
ナログ・デジタル変換器１を設ける。前記アナログデー
タに含まれるノイズのレベルに応じて前記アナログ・デ
ジタル変換器１の所定の下位ビットを有効、無効とする
ゲート回路１１、１２を備えて構成してある。
ナログ・デジタル変換回路に関し、アナログ画像データ
に含まれるノイズのレベルが低い場合にはデジタル画像
データの分解能を高めることができ、逆に、ノイズレベ
ルが高い場合は、ノイズの悪影響を軽減できるよう有効
出力ビットを簡単な操作で選択できるアナログ・デジタ
ル変換回路を得ることを目的とする。 【構成】アナログデータをデジタルデータに変換するア
ナログ・デジタル変換器１を設ける。前記アナログデー
タに含まれるノイズのレベルに応じて前記アナログ・デ
ジタル変換器１の所定の下位ビットを有効、無効とする
ゲート回路１１、１２を備えて構成してある。
Description
【０００１】
【産業上の利用分野】本発明はアナログデータをデジタ
ルデータに変換するアナログ・デジタル変換回路に関
し、特に、ファクシミリ装置に好適に適用することがで
き、ＣＣＤ等を備える撮像装置から出力されるアナログ
画像データをデジタル画像データへ変換する回路に関す
る。
ルデータに変換するアナログ・デジタル変換回路に関
し、特に、ファクシミリ装置に好適に適用することがで
き、ＣＣＤ等を備える撮像装置から出力されるアナログ
画像データをデジタル画像データへ変換する回路に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路の高密度化技術の
発展に伴って、各種の電子回路が搭載された複雑な構成
の機器が小型に形成できるようになっている。そうした
ことから、一昔前までは、装置が大型になりがちであっ
たファクシミリ装置も近頃は一般家庭で電話機と一体的
に形成されたコンパクトなものから、携帯型式のものま
でが出現するようになり、ファクシミリ装置の製造者に
とっては多様な型式の装置を提供する必要がでてきてい
る。従って、機種によっていろいろなパターンの基板を
有するファクシミリ装置が提供される。
発展に伴って、各種の電子回路が搭載された複雑な構成
の機器が小型に形成できるようになっている。そうした
ことから、一昔前までは、装置が大型になりがちであっ
たファクシミリ装置も近頃は一般家庭で電話機と一体的
に形成されたコンパクトなものから、携帯型式のものま
でが出現するようになり、ファクシミリ装置の製造者に
とっては多様な型式の装置を提供する必要がでてきてい
る。従って、機種によっていろいろなパターンの基板を
有するファクシミリ装置が提供される。
【０００３】ところで、ファクシミリ装置にはイメージ
センサとしてＣＣＤが用いられることが多く、このＣＣ
Ｄを動作させるにはクロックを発生させる発振器が必要
である。しかし、このクロックは問題が多く、基板のパ
ターンによっては、クロックに起因するノイズが回路に
乗りＳ／Ｎの劣化を招来することがある。そして、どの
ようなパターンを構成すれば、Ｓ／Ｎが良好になるかを
前もって知ることは難しく、さりとて、今までに良好な
結果を得たパターンと全く同じパターンの基板を毎回毎
回作っていたのでは、競争力のある新製品の開発に対応
できない。
センサとしてＣＣＤが用いられることが多く、このＣＣ
Ｄを動作させるにはクロックを発生させる発振器が必要
である。しかし、このクロックは問題が多く、基板のパ
ターンによっては、クロックに起因するノイズが回路に
乗りＳ／Ｎの劣化を招来することがある。そして、どの
ようなパターンを構成すれば、Ｓ／Ｎが良好になるかを
前もって知ることは難しく、さりとて、今までに良好な
結果を得たパターンと全く同じパターンの基板を毎回毎
回作っていたのでは、競争力のある新製品の開発に対応
できない。
【０００４】従来は、クロックに起因するノイズの影響
を軽減させるため、図２に示すように、デジタル画像デ
ータのＬＳＢ及びその直近の上位ビットがグランド電位
となるよう端子１０及び９を接地していた。
を軽減させるため、図２に示すように、デジタル画像デ
ータのＬＳＢ及びその直近の上位ビットがグランド電位
となるよう端子１０及び９を接地していた。
【０００５】図２に示すアナログ・デジタル変換回路に
ついて、詳述すると、アナログ・デジタル変換器（以
下、Ａ／Ｄ変換器という）１の端子２に入力されたアナ
ログ画像データａはＡ／Ｄ変換器１でアナログ・デジタ
ル変換され、変換されたデジタル画像データは６ビット
のデータとして端子５〜１０から出力される。なお、端
子５はＭＳＢ端子、端子１０はＬＳＢ端子である。
ついて、詳述すると、アナログ・デジタル変換器（以
下、Ａ／Ｄ変換器という）１の端子２に入力されたアナ
ログ画像データａはＡ／Ｄ変換器１でアナログ・デジタ
ル変換され、変換されたデジタル画像データは６ビット
のデータとして端子５〜１０から出力される。なお、端
子５はＭＳＢ端子、端子１０はＬＳＢ端子である。
【０００６】Ａ／Ｄ変換器１の端子３，４にはレベル＋
Ｖｒ，−Ｖｒの電圧が印加されている。これらは、アナ
ログ画像データをデジタル画像データに変換する際の基
準レベルとなるものである。
Ｖｒ，−Ｖｒの電圧が印加されている。これらは、アナ
ログ画像データをデジタル画像データに変換する際の基
準レベルとなるものである。
【０００７】図２の回路においては、端子９，１０が接
地されている。このように構成される理由は前述の如
く、アナログ画像データａに含まれるノイズの影響を軽
減するためである。すなわち、データａに含まれるノイ
ズはデジタル画像データのＬＳＢ及びその直近の上位ビ
ット（端子１０及び９上のビット）の値に影響を与え、
データ処理において不具合を生じるからである。
地されている。このように構成される理由は前述の如
く、アナログ画像データａに含まれるノイズの影響を軽
減するためである。すなわち、データａに含まれるノイ
ズはデジタル画像データのＬＳＢ及びその直近の上位ビ
ット（端子１０及び９上のビット）の値に影響を与え、
データ処理において不具合を生じるからである。
【０００８】このような回路構成においては、Ａ／Ｄ変
換器１の出力であるデジタルデータのビット数は６であ
るが、有効なビット数は４となり、例えば、レベル＋Ｖ
ｒのアナログ画像データａに対しては「１１１１」、レ
ベル−Ｖｒのデータａに対しては「００００」が出力さ
れる。
換器１の出力であるデジタルデータのビット数は６であ
るが、有効なビット数は４となり、例えば、レベル＋Ｖ
ｒのアナログ画像データａに対しては「１１１１」、レ
ベル−Ｖｒのデータａに対しては「００００」が出力さ
れる。
【０００９】
【発明が解決しようとする課題】しかしながら、図２の
回路構成においては、端子９，１０が接地され、アナロ
グ画像データａに含まれるノイズのレベルにかかわりな
く、２ビットが常に無効となり、ノイズレベルが低くて
も分解能を高めることができなかった。
回路構成においては、端子９，１０が接地され、アナロ
グ画像データａに含まれるノイズのレベルにかかわりな
く、２ビットが常に無効となり、ノイズレベルが低くて
も分解能を高めることができなかった。
【００１０】本発明はこのような事情に鑑みてなされた
ものであり、その目的とするところは、アナログ画像デ
ータに含まれるノイズのレベルが低い場合にはデジタル
画像データの分解能を高めることができ、逆に、ノイズ
レベルが高い場合は、ノイズの悪影響を軽減できるよう
有効出力ビットを簡単な操作で選択できるアナログ・デ
ジタル変換回路を得ることにある。
ものであり、その目的とするところは、アナログ画像デ
ータに含まれるノイズのレベルが低い場合にはデジタル
画像データの分解能を高めることができ、逆に、ノイズ
レベルが高い場合は、ノイズの悪影響を軽減できるよう
有効出力ビットを簡単な操作で選択できるアナログ・デ
ジタル変換回路を得ることにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明は、アナログデータをデジタルデータに変換す
るアナログ・デジタル変換器を設け、前記アナログデー
タに含まれるノイズのレベルに応じて前記アナログ・デ
ジタル変換器の所定の下位ビットを有効、無効とするゲ
ート手段を備えている。
に本発明は、アナログデータをデジタルデータに変換す
るアナログ・デジタル変換器を設け、前記アナログデー
タに含まれるノイズのレベルに応じて前記アナログ・デ
ジタル変換器の所定の下位ビットを有効、無効とするゲ
ート手段を備えている。
【００１２】
【作用】本発明においては、アナログデータに含まれる
ノイズのレベルが高いときは所定の下位ビットが無効と
なり、前記ノイズのレベルが低いときは下位ビットが有
効となる。その結果、アナログデータに含まれるノイズ
が低レベルのときは変換されるデジタルデータの分解能
が高まり、ノイズが高レベルのときは変換されるデジタ
ルデータのＳ／Ｎ劣化が軽減される。
ノイズのレベルが高いときは所定の下位ビットが無効と
なり、前記ノイズのレベルが低いときは下位ビットが有
効となる。その結果、アナログデータに含まれるノイズ
が低レベルのときは変換されるデジタルデータの分解能
が高まり、ノイズが高レベルのときは変換されるデジタ
ルデータのＳ／Ｎ劣化が軽減される。
【００１３】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。図１は、本発明によるアナログ・デジ
タル変換回路の一実施例を示す回路図である。同図にお
いて図２に示される部分と同一の部分には同一符号を付
してあり、その説明は省略する。
詳細に説明する。図１は、本発明によるアナログ・デジ
タル変換回路の一実施例を示す回路図である。同図にお
いて図２に示される部分と同一の部分には同一符号を付
してあり、その説明は省略する。
【００１４】図１の回路は、例えば、ファクシミリ装置
に適用され、イメージセンサからのアナログ画像データ
ａをＡ／Ｄ変換器１でデジタル画像データｂに変換す
る。このデジタル画像データｂは所定の処理（例えば変
調）を経てデジタル伝送路に送出される。
に適用され、イメージセンサからのアナログ画像データ
ａをＡ／Ｄ変換器１でデジタル画像データｂに変換す
る。このデジタル画像データｂは所定の処理（例えば変
調）を経てデジタル伝送路に送出される。
【００１５】図１の回路においては、最下位ビットのデ
ータが出力される端子１０とアンド回路１１の一方の端
子とが接続され、このアンド回路１１の他方の端子はス
イッチＳＷ１の共通端子に接続されている。また、この
スイッチＳＷ１の共通端子にはこのスイッチＳＷ１の切
替位置により“１”又は“０”の電位が現れるようにし
てある。
ータが出力される端子１０とアンド回路１１の一方の端
子とが接続され、このアンド回路１１の他方の端子はス
イッチＳＷ１の共通端子に接続されている。また、この
スイッチＳＷ１の共通端子にはこのスイッチＳＷ１の切
替位置により“１”又は“０”の電位が現れるようにし
てある。
【００１６】最下位ビットの直近上位ビット（以下、次
最下位ビットという）のデータが出力される端子９はア
ンド回路１２の一方の端子に接続され、このアンド回路
１２の他方の端子はスイッチＳＷ２の共通端子に接続さ
れている。そして、このスイッチＳＷ２の共通端子には
このスイッチＳＷ２の切替位置により“１”又は“０”
の電位が現れるように構成してある。
最下位ビットという）のデータが出力される端子９はア
ンド回路１２の一方の端子に接続され、このアンド回路
１２の他方の端子はスイッチＳＷ２の共通端子に接続さ
れている。そして、このスイッチＳＷ２の共通端子には
このスイッチＳＷ２の切替位置により“１”又は“０”
の電位が現れるように構成してある。
【００１７】次に、Ａ／Ｄ変換器１から出力されるデジ
タルデータｂのビット数の決め方について述べる。この
ビット数はアナログ・デジタル変換回路において、アナ
ログ画像データａに含まれるノイズのレベルに応じて定
められる。このノイズのレベルは図１の回路を含む回路
が形成されているプリント基板のパターンにより略定ま
り、このレベルは機器の開発最終段階で測定して求めら
れる。従って、同一パターンのプリント基板上のアナロ
グ・デジタル変換回路は同一のビット数（同一の分解
能）に設定して製品として完成させる。
タルデータｂのビット数の決め方について述べる。この
ビット数はアナログ・デジタル変換回路において、アナ
ログ画像データａに含まれるノイズのレベルに応じて定
められる。このノイズのレベルは図１の回路を含む回路
が形成されているプリント基板のパターンにより略定ま
り、このレベルは機器の開発最終段階で測定して求めら
れる。従って、同一パターンのプリント基板上のアナロ
グ・デジタル変換回路は同一のビット数（同一の分解
能）に設定して製品として完成させる。
【００１８】こうして求められたノイズレベルがビット
数５のデジタルデータを許容する値である場合には、ス
イッチＳＷ１，ＳＷ２の共通端子に“０”，“１”がそ
れぞれ設定される。その結果、最下位ビット（ＬＳＢ）
のデータは無効となるが、次最下位ビットのデータは有
効となり、従来の方法に比べてデータの分解能は２倍に
向上する。なお、スイッチＳＷ１，ＳＷ２の共通端子に
は１，０を設定しないようにする。何故なら、この状態
においては最下位ビットが有効であるのにその上位ビッ
トである次最下位ビットが無効となり、不合理な状態と
なるからである。もし、そうした設定が為されたら、適
宜の論理回路を介して“０”，“０”が出力されるよう
にしたり、ＬＥＤ等を点灯させてその状態を知らせるよ
うにすることもできる。
数５のデジタルデータを許容する値である場合には、ス
イッチＳＷ１，ＳＷ２の共通端子に“０”，“１”がそ
れぞれ設定される。その結果、最下位ビット（ＬＳＢ）
のデータは無効となるが、次最下位ビットのデータは有
効となり、従来の方法に比べてデータの分解能は２倍に
向上する。なお、スイッチＳＷ１，ＳＷ２の共通端子に
は１，０を設定しないようにする。何故なら、この状態
においては最下位ビットが有効であるのにその上位ビッ
トである次最下位ビットが無効となり、不合理な状態と
なるからである。もし、そうした設定が為されたら、適
宜の論理回路を介して“０”，“０”が出力されるよう
にしたり、ＬＥＤ等を点灯させてその状態を知らせるよ
うにすることもできる。
【００１９】また、測定によって求められたノイズレベ
ルがビット数４のデジタルデータしか許容できない値で
ある場合には、スイッチＳＷ１，ＳＷ２の共通端子には
０，０が設定され、端子９，１０のビットは共に無効と
なり、有効ビット数は４となるので従来と同様の分解能
となる。また、前記測定によって求められたノイズレベ
ルがビット数６のデジタルデータを許容し得る値である
場合には、スイッチＳＷ１，ＳＷ２の共通端子には１，
１が設定され、端子９，１０のビットが共に有効とな
り、従来に比べてデータの分解能を４倍に向上させるこ
とができる。
ルがビット数４のデジタルデータしか許容できない値で
ある場合には、スイッチＳＷ１，ＳＷ２の共通端子には
０，０が設定され、端子９，１０のビットは共に無効と
なり、有効ビット数は４となるので従来と同様の分解能
となる。また、前記測定によって求められたノイズレベ
ルがビット数６のデジタルデータを許容し得る値である
場合には、スイッチＳＷ１，ＳＷ２の共通端子には１，
１が設定され、端子９，１０のビットが共に有効とな
り、従来に比べてデータの分解能を４倍に向上させるこ
とができる。
【００２０】なお、図１においてはアンド回路１１，１
２の他方の端子にはスイッチＳＷ１，ＳＷ２により０又
は１のレベルの電圧が印加されるよう構成しているが、
スイッチに対応するレジスタ等を設け、このレジスタの
出力状態を他のスイッチ或いはジャンパ線などにより設
定するようにしてもよく、また、１又は０のレベルの電
圧（例えば５Ｖ又は０Ｖ）が生じている部分とアンド回
路１１，１２の他方の端子とを直接接続するようにして
もよい。
２の他方の端子にはスイッチＳＷ１，ＳＷ２により０又
は１のレベルの電圧が印加されるよう構成しているが、
スイッチに対応するレジスタ等を設け、このレジスタの
出力状態を他のスイッチ或いはジャンパ線などにより設
定するようにしてもよく、また、１又は０のレベルの電
圧（例えば５Ｖ又は０Ｖ）が生じている部分とアンド回
路１１，１２の他方の端子とを直接接続するようにして
もよい。
【００２１】
【発明の効果】以上詳細に説明したように本発明によれ
ば、アナログ画像データに含まれるノイズのレベルが低
い場合にはデジタル画像データの分解能を高め、逆に、
ノイズレベルが高い場合は、ノイズの悪影響を軽減でき
るよう有効出力ビットを簡単な操作で選択できるアナロ
グ・デジタル変換回路を得ることができる。従って、フ
ァクシミリ等の機器の開発にあたり、開発の最終段階で
アナログ画像データに含まれるノイズのレベルを勘案し
て、手間取らずに最適有効ビットを設定することができ
る。
ば、アナログ画像データに含まれるノイズのレベルが低
い場合にはデジタル画像データの分解能を高め、逆に、
ノイズレベルが高い場合は、ノイズの悪影響を軽減でき
るよう有効出力ビットを簡単な操作で選択できるアナロ
グ・デジタル変換回路を得ることができる。従って、フ
ァクシミリ等の機器の開発にあたり、開発の最終段階で
アナログ画像データに含まれるノイズのレベルを勘案し
て、手間取らずに最適有効ビットを設定することができ
る。
【図１】本発明によるアナログ・デジタル変換回路の一
実施例を示す回路図である。
実施例を示す回路図である。
【図２】従来のアナログ・デジタル変換回路を示す回路
図である。
図である。
１ Ａ／Ｄ変換器 １１ アンドゲート １２ アンドゲート ＳＷ１ スイッチ ＳＷ２ スイッチ
Claims (1)
- 【請求項１】アナログデータをデジタルデータに変換す
るアナログ・デジタル変換器を設け、前記アナログデー
タに含まれるノイズのレベルに応じて前記アナログ・デ
ジタル変換器の所定の下位ビットを有効、無効とするゲ
ート手段を備えたことを特徴とするアナログ・デジタル
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23835091A JPH0583129A (ja) | 1991-09-18 | 1991-09-18 | アナログ・デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23835091A JPH0583129A (ja) | 1991-09-18 | 1991-09-18 | アナログ・デジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583129A true JPH0583129A (ja) | 1993-04-02 |
Family
ID=17028896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23835091A Withdrawn JPH0583129A (ja) | 1991-09-18 | 1991-09-18 | アナログ・デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583129A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1215650A2 (de) | 2000-10-14 | 2002-06-19 | GRUNDIG Aktiengesellschaft | Verfahren und Vorrichtung zur Rauschreduktion bei einer pulsbreitengesteuerten Bildanzeigevorrichtung |
| US7551788B2 (en) | 2002-07-03 | 2009-06-23 | Nec Corporation | Digital image coding device and method for noise removal using wavelet transforms |
-
1991
- 1991-09-18 JP JP23835091A patent/JPH0583129A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1215650A2 (de) | 2000-10-14 | 2002-06-19 | GRUNDIG Aktiengesellschaft | Verfahren und Vorrichtung zur Rauschreduktion bei einer pulsbreitengesteuerten Bildanzeigevorrichtung |
| EP1215650A3 (de) * | 2000-10-14 | 2008-08-20 | Grundig Multimedia B.V. | Verfahren und Vorrichtung zur Rauschreduktion bei einer pulsbreitengesteuerten Bildanzeigevorrichtung |
| US7551788B2 (en) | 2002-07-03 | 2009-06-23 | Nec Corporation | Digital image coding device and method for noise removal using wavelet transforms |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100616074B1 (ko) | 씨모스 타입 이미지 센서내의 아날로그/디지털 변환기의 자동 교정 | |
| JPH0239136B2 (ja) | ||
| JPH0628020B2 (ja) | キー入力装置 | |
| JPH0583129A (ja) | アナログ・デジタル変換回路 | |
| JPH0645935A (ja) | アナログ・デジタル混載集積回路 | |
| JPH04147071A (ja) | テスト回路 | |
| JP3504316B2 (ja) | 多ビットカウンタ | |
| JPH0798359A (ja) | 半導体装置 | |
| JP2893733B2 (ja) | Ａ／ｄ変換器 | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| JPH06258402A (ja) | テスト回路内蔵集積回路 | |
| JPH0611485Y2 (ja) | 設定情報読取り回路 | |
| JPS5917720A (ja) | テスト機能を持つ逐次比較型ａ／ｄ変換器 | |
| SU1032462A2 (ru) | Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины | |
| JPH0529938A (ja) | 制御装置 | |
| JPS6253023A (ja) | Ａ／ｄ変換回路 | |
| JP2001142620A (ja) | キーボード | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| JP2535204B2 (ja) | 色差信号変換回路 | |
| JPS6055846B2 (ja) | キ−ボ−ドスイツチ装置 | |
| JP2517657B2 (ja) | 電子機器の制御方法及びその装置 | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| JPH0286329A (ja) | Ａｄ変換器 | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPS59181390A (ja) | デジタル表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |