JPH03210810A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フィルタ回路に関し、例えば半導体集積回
路装置により構成されるものに利用して有効な技術に関
するものである。

〔従来の技術〕

フィルタの基本的回路としては、例えば＠ＩＣＱ出版社
昭和５０年１０月２０日発行「実用電子回路ハンドブッ
ク（２）」頁２８１に記載しであるようなアクティブフ
ィル回路がある。このアクティブフィルタ回路では、そ
のカットオフ周波数のバラツキを抑えるためにキャパシ
タＣや抵抗Ｒといった時定数回路を外部部品により構成
するものである。

〔発明が解決しようとする課題〕

フィルタ回路の全素子を半導体集積回路に内蔵させると
、その時定数は半導体集積回路の製造バラツキをそのま
ま受けることになる。例えば、抵抗素子は、その抵抗値
が約±２５％ものバラツキを持ち、キャパシタはその容
量値が±３０％ものバラツキを持つ。したがって、これ
らの抵抗素子とキャパシタからなる時定数回路の時定数
は、約±６０％もの大きなバラツキを持つ結果となる。

このような大きなバラツキを持つフィルタ回路が半導体
集積回路に２個以上存在すると、各フィルタ回路に上記
のバラツキが存在するため、トータルシステムでの特性
が取れなくなる。

また、時定数回路を半導体集積回路装置に内蔵させるた
めには、大きな容量値のキャパシタが必要になる。この
場合、大きな占有面積を持つキャパシタを形成すること
になるのでコストが大きくなり、フィルタ回路の内蔵化
による音響製品などの小型化を妨げる原因になっている
。

この発明の目的は、半導体集積回路化に適したフィルタ
回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、入力信号を受ける差動入力段の出力信号を受
けその動作電流が可変にされ、出力信号を差動入力段の
帰還端子に帰還させる第１の差動増幅回路と、上記差動
入力段の出力信号を受けその動作電流がそれぞれ可変に
される第２の差動増幅回路と、上記第２の差動増幅回路
の出力信号を受け、その出力信号をキャパシタを介して
上記差動入力段の帰還端子に帰還させるミラー積分回路
とを設けて上記ミラー積分回路の出力信号と入力信号と
を加算回路により加算して出力させる。また、入力信号
を受ける差動入力段の出力信号を受ける電圧電流変換回
路と、この電圧電流変換回路の出力信号により充放電さ
れるキャパシタとによりフィルタ回路を構成するととも
に、上記キャパシタの電圧信号を減衰させて上記差動入
力段の帰還端子に帰還させる。さらに、ボルテージフォ
ロワ形態にされた複数の差動トランジスタ回路を縦列接
続し、初段の差動増幅回路には、出力段回路の出力信号
をキャパシタを介して帰還させ、第２段目以降のボルテ
ージフォロワ形態にされた差動トランジスタ回路には出
力と交流接地点との間にキャパシタをそれぞれ設けてＮ
次のフィルタ回路を構成するとともに調整可能にされた
制御電流により上記差動トランジスタ回路のエミンタ電
流を形成する。

〔作　用〕

上記した手段によれば、第１と第、２の差動増幅回路の
動作電流を調整することにより、ノ・ノチ周波数及びＱ
を調整することが可能になる。また、上記帰還信号を減
衰させることより、等価的にキャパシタの容量値を減ら
すことができる。さらに、Ｎ次のフィルタ回路における
内蔵されるキヤ、パシタのバラツキを抑えつつ周波数特
性を急峻にできる。

〔実施例〕

第１図には、この発明に係るノンチフィルタ回路の一実
施例を示すブロック図が示されている。

同図の各回路ブロック及び素子は、公知の半導体集積回
路の製造技術によって、特に制限されないが、単結晶シ
リコンのような１個の半導体基板上において形成される
。

（入力信号Ｖｉｎは、減衰回路１／Ｎ１によって減衰さ
れて副信号経路に伝えられる。上′記減衰された入力信
号は、差動入力段ＡＩの非反転入力（＋）に供給される
。この差動入力段Ａ１の出力信号は、第１の差動増幅回
路Ａ２を通して上記差動入力段Ａ１の反転入力（−）に
帰還される。この差動増幅回路Ａ２は、その動作電流工
１が可変にされ、可変電圧電流変換回路として作用する
。

上記差動入力段Ａ１の出力信号は、第２の差動増幅回路
Ａ３を通して演算増幅回路Ａ４と帰還抵抗Ｒ１及びキャ
パシタｃ２からなるミラー積分回路に供給される。上記
差動増幅回路Ａ３は、その動作電流■２が可変にされ、
可変電圧電流変換回路として作用する。上記ミラー積分
回路の出力信号は、キャパシタＣ１を介して上記差動入
力段Ａ１の帰還端子（−）に帰還される。

入力信号Ｖｉｎをそのまま伝える主信号経路を通した信
号と上記のような副信号経路を通した信号とは、入力抵
抗Ｒ２、Ｒ３と、帰還抵抗Ｒ４及び演算増幅回路Ａ５か
らなる加算回路により加算されて出力信号Ｖｏｕｔとし
て出力される。

上記可変電流１１．Ｉ２は、そのベースに定電圧ＶＢＩ
が供給され、トリミングにより抵抗値が可変にされた可
変抵抗ＲＩＯ，Ｒ１１がエミッタに設けられたトランジ
スタＱＩＯ，Ｑ１１により形成される。

第２図には、上記フィルタ回路の一実施例を示す具体的
回路図が示されている。

ＰＮＰ型の入力トランジスタＱ１とＱ２のエミッタと電
源電圧Ｖｃｃとの間には、それぞれ定電流源Ｉｏが設け
られる。これらの入力トランジスタＱ１とＱ２のエミッ
タ間には、信号電流を得るための抵抗ＲＯが設けられる
。そして、上記トランジスタＱｌとＱ２のコレクタには
、アクティブ負荷回路を構成するダイオード接続のＮＰ
Ｎ）ランジメタＱ３と０４が接続される。これらのトラ
ンジスタＱ３とＱ４の共通エミッタ（カソード側）は、
ダイオード形態のＮＰＮ　ｌ−ランジメタＱ５を介して
接地電位点に結合される。これらの回路素子は第１図の
差動入力段Ａ１＠構成する。

抵抗ＲＯＩとＲＯ２は、第１図に示した減衰回路１／Ｎ
１を構成し、抵抗ＲＯＩとＲＯ２との抵抗分割により入
力信号Ｖｉｎを減衰させる。

上記差動入力段におけるトランジスタＱ１とＱ２のコレ
クタ電流が流れるダイオード接続のトランジスタＱ３．
Ｑ４により形成された出力電圧は、第１及び第２の差動
増幅回路Ａ２及びＡ３を構成するＮＰＮ型の差動トラン
ジスタＱ６．Ｑ７及びＱ１３．Ｑ１２のベースに供給さ
れる。

この差動増幅回路は、基本的には電圧電流変換回路とし
て作用する。そして、エミッタに設けられる電流源トラ
ンジスタＱ１０．Ｑｌｌのエミッタ抵抗Ｒ１０，Ｒ１１
は、並列形態にされた抵抗の数がレーザー光線により選
択的に切断させられることより可変抵抗として作用させ
られることに対応して可変電圧電流変換回路としての動
作を行う。

すなわち、上記可変電圧電流変換回路としての第１の差
動増幅回路は、上記差動トランジスタＱ６とＱ７と、そ
のコレクタに設けられたアクティブ負荷回路を構成する
電流ミラー形態のＰＮＰ　トランジスタＱ８とＱ９及び
差動トランジスタＱ６とＱ７の共通エミッタに前記、電
流１１を流すトランジスタＱＩＯと抵抗ＲＩＯからなる
ような可変電流源回路から構成される。この可変電圧電
流変換回路としての差動トランジスタＱ６とＱ７により
形成された信号電流は後述するキャパシタｃ１の充放電
電流とされ、その信号が上記差動入力段の帰還端子であ
るトランジスタＱ２のベースに帰還される。この帰還端
子には、キャパシタＣ１の一方の電極が接続される。こ
のキャパシタｃ１は、半導体集積回路に内蔵される。例
えば、キャパシタＣ１としては、電圧依存性を持たない
眉間絶縁膜とそれを挟む２つの電極とから構成される。

この他、キャパシタを半導体集積回路に構成する方法は
、種々公知であるのでこの実施例のフィルタ回路に適し
たものを用いるようにすればよい。

差動入力段は、その非反転入力（＋）であるトランジス
タＱ１のベースに供給される入力＞号■ｉｎの減衰信号
（Ｖｉｎ／Ｎｌ）と、その反転入力（−）であるトラン
ジスタＱ２のベースの直流電位が等しくなるように作動
する。交流的には反転入力（−）にはキャパシタＣ１が
設けられているため、入力信号Ｖｉｎがその高域周波数
で減衰されるためロウパスフィルタ特性を示す。

第２の差動増幅回路Ａ３も、上記同様な差動トランジス
タＱ１２．Ｑ１３、アクティブ負荷としてのＰＮＰ　）
ランジメタＱ１４．Ｑ１５及び可変電流源回路を構成す
るトランジスタＱ１１．Ｒ１１から構成される。この差
動増幅回路の出力信号は、次の演算増幅回路Ａ４と帰還
抵抗Ｒ１及びキャパシタＣ２からなる積分回路に入力さ
れる。演算増幅回路Ａ４は、差動トランジスタＱ４６．
Ｑ１７、ＰＮＰ負荷トランジスジメ１８．Ｃ１９及び差
動トランジスタＱ１６．Ｑ１７の共通エミッタに設けら
れる定電流源ＩＯと、上記出力信号を形成するトランジ
スタＱ２０と定電流源ＩＯとからなるエミッタフォロワ
回路から構成される。

このミラー積分回路を構成する演算増幅回路Ａ４の出力
信号は、上記キャパシタＣ１の他方の電極に伝えられる
とともに演算増幅回路Ａ５を用いた加算回路に入力され
、主信号経路を通して伝えられる入力信号Ｖｉｎと加算
される。上記加算回路に用いられる演算増幅回路Ａ５は
、前記と同様な差動トランジスタＱ２１．Ｑ２２、ＰＮ
Ｐ負荷トランジスジメ２３．Ｃ２４、定電流源Ｉｏ及び
出力トランジスタＱ２５と定電流源ＩＯからなるエミッ
タフォロワ出力回路から構成される。

この実施例において、Ｉ０は定電流源を一般的に表すも
のであり、その定電流値を示すものではないことに注意
されたい。すなわち、上記差動トランジスタのバイアス
電流とエミッタフォロワ出力トランジスタのバイアス電
流とは等しいという意味ではない。

ここで、トランジスタＱ３．Ｑ４のオン抵抗値をｒｄｌ
とし、トランジスタＱ６．Ｑ７のエミッタ抵抗の抵抗値
、言い換えるならば第１の差動増幅回路Ａ２の相互コン
ダクタンスを１／ｒｄ２とし、トランジスタＱ１２．Ｑ
１３のエミッタ抵抗の抵抗値、言い換えるならば、第２
の差動増幅回路Ａ３の相互コンダクタンスを１／ｒｄ３
とすると、ｒｄｌ＝　（ｋＴ／ｑ）÷Ｉｏとなり、ｒｄ
２＝　（ｋＴ／ｑ）全１１／２となり、ｒｄ３＝　（ｋ
Ｔ／ｑ）÷！２／２となる。上記のｋＴ／ｑは、約２６
ｍＶである。上記電流１１と１２は、前記のような抵抗
のトリミングによって変化させられるから、それに応じ
て抵抗ｒｄ２及びｒｄ３も変化させられる。

また、説明を簡単にするために、Ｒ２＝Ｒ４とし、Ｒ２
／Ｒ３＝１／２とし、減衰量を２Ｒ２／Ｒ３と設定する
。

Ｖｏｕｔ／Ｖｉｎ＝ （１＋ｊｗ　（ＲＩＣ１＋ＲＯＣ１ｒｄ２／２ｒｄｌ−
ＲＩＣ１３ｒｄ２／２ｒｄ３）＋（ｊｗ）”　ＲＯＲＩ
ＣＩＣ２ｒｄ２／２ｒｄｌ）÷（１＋ｊｗ（ＲＩＣ２＋
ＲＯＣ１ｒｄ２／２ｒｄｌ−ＲＩＣ１ｒｄ２／ｒｄ３）
＋（ｊｗ）”　ＲＯＲＩＣＩＣ２ｒｄ２／２ｒｄｌ　　
・・・・・・（１）上記式（１）において、ｊ−はｊω
のことである。

上記（１）式から ωｏ＝１／（ＲＯＲＩＣＩＣ２ｒｄ２／２ｒｄｌ）””
　　　・・・（２）Ｑ　　＝（ＲＯＲＩＣＩＣ２ｒｄ２
／２ｒｄｌ）””÷（ＲＩＣ２＋ＲＯＣ１ｒｄ２／２ｒ
ｄｌ−ＲＩＣ１ｒｄ２／ｒｄ３　・・（３）上記式（ｉ
）〜（３）より明らかなように、ノンチフィルタの中心
周波数ω。及び選択度Ｑは、上記ｒｄｌ〜ｒｄ３により
決めることができる。すなわち、抵抗トリミングにより
調整可能な電流Ｉ１．　Ｉ２により決めることができる
。例えば、第５図に示した周波数特性図において、電流
１１の調整により、中心周波数ω。をＡ、Ｂのように変
化させることができる。また、電流Ｉ２の調整により、
選択度ＱをＡ、Ｃ及びＤのように変化させることができ
る。

これにより、半導体集積回路装置に内蔵される抵抗ＲＯ
１Ｒ１，Ｒ２やキャパシタＣ１，Ｃ２にプロセスバラツ
キがあっても、上記抵抗ＲＩＯやＲ１１のトリミングに
より一それを補正するように調整することが可能になる
。

また、この実施例では、入力部に減衰回路が設けらてい
る。これにより、前記のように副信号路を構成する各増
幅回路等において、信号レベルが１／Ｎｌに低減されて
いる。これにより、キャパシタＣ１の両端の電位も１／
Ｎ１で済むため、同一人力レベルでの歪を改善できる。

すなわち、各信号伝達経路のうち、直線性のよい部分の
みを使うことができる。

なお、上記減衰回路は、差動入力段の帰還端子側に設け
る構成としてもよいし、減衰回路そのものを省略するも
のであってもよい。このように減衰回路を省略しても、
上記のように半導体集積回路装置に構成される各素子の
プロセスバラツキを補正するような信号伝達特性を得る
ことができるものである。

第３図には、この発明に係るフィルタ回路の他の一実施
例の回路図が示されている。

この実施例のフィルタ回路は、ロウバスフィルタに向け
られている。入力信号Ｖｉｎは、前記実施例と同様な差
動入力段回路に入力される。すなわち、ＰＮＰ型の入力
トランジスタＱｌとＱ２のエミッタと電源電圧Ｖｃｃと
の間には、それぞれ定電流源■０が設けられる。これら
の入力トランジスタＱ１とＱ２のエミッタ間には、信号
電流を得るための抵抗Ｒ１が設けられる。そして、上記
トランジスタＱ１とＱ２のコレクタには、アクティブ負
荷回路を構成するダイオード接続のＮＰＮ　ｌ−ランジ
メタＱ３とＱ４が接続される。これらのトランジスタＱ
３とＱ４の共通エミッタ（カソード側）は、ダイオード
形態のＮＰＮトランジスジメ５を介して接地電位点に結
合される。これらの回路素子は差動入力段を構成する。

上記トランジスタＱ１とＱ２のコレクタ電流が流れるダ
イオード接続のトランジスタＱ３．Ｑ４により形成され
た出力電圧は、可変電圧電流変換回路としての差動増幅
回路を構成するＮＰＮ型の差動トランジスタＱ６．Ｑ７
のベースに供給される。可変電圧電流変換回路は、前記
同様に差動トランジスタＱ６と０７と、そのコレクタに
設けられたアクティブ負荷回路を構成する電流ミラー形
態のＰＮＰ　）ランジメタＱ８と０９及び差動トランジ
スタＱ６とＱ７の共通エミッタに・上記可変電流を流す
トランジスタＱＩＯとトリミングにより抵抗値が変化さ
せられる抵抗ＲＩＯからなる前記のような可変電流源回
路が設けられる。

差動トランジスタＱ６とＱ７により形成された信号電流
は後述するキャパシタＣ１の充放電電流とされ、その信
号が上記差動入力段の帰還端子であるトランジスタＱ２
のベースに帰還される。この帰還端子と接地電位との間
には、フィルタ回路を構成するキャパシタＣＩが設けら
れる。このキャパシタＣ１は、半導体集積回路に内蔵さ
れる。

例えば、キャパシタＣ１としては、電圧依存性を持たな
い眉間絶縁膜とそれを挟む２つの電極とから構成される
。この他、キャパシタを半導体集積回路に構成する方法
は、種々公知であるのでこの実施例のフィルタ回路に適
したものを用いるようにすればよい。

差動入力段は、その非反転入力（＋）であるトランジス
タＱｌのベースに供給される入力信号Ｖｉｎと、その反
転入力（−）であるトランジスタＱ２のベースの直流電
位が等しくなるように作動する。交流的には反転入力（
−）にはキャパシタＣＩが設けられているため、人力信
号Ｖｉｎがその高域周波数で減衰されるため、この反転
入力（−）の信号は、適当なバッファ回路を設けて出力
させることによりロウバスフィルタ回路を構成すること
ができる。

この実施例では、上記キャパシタＣ１により形成される
信号が、減衰回路１／Ｎ２を通して上記帰還端子に帰還
される。

これにより、伝達関数は、次式（４）により求められる
。

Ｖｏｕｔ／Ｖｉｎ＝　１　／（１＋ｊｗＣＩＲＯ−Ｎ２
ｒｄ２／２ｒｄｌ）　　・・（４）ここでカットオフ周
波数ωｏはＣＩＲＯ−Ｎ２ｒｄ２／２ｒｄｌで検定され
、抵抗ＲＯ、キャパシタＣ１のプロセスバラツキは、上
記抵抗のトリミングにより変化させられるコンダクタン
ス（１／ｒｄ２）により補正することができる。そして
、上記減衰回路の挿入によって、等価的にカットオフ周
波数の時定数を大きくすることができ、半導体集積回路
に形成される小さな容量値のキャパシタを用いて、低域
周波数までのカントオフ周波数を実現できる。すなわち
、実質的に容量値を持つキャパシタを得ることができる
。

なお、上記差動入力段の帰還端子から出力信号Ｖｏｕｔ
を得るようにしているが、実際には適当なバッファ回路
が設けられる。

第４図には、この発明に係るフィルタ回路の更に他の実
施例の回路図が示されている。この実施例では、多次の
ロウパスフィルタに向けられている。

ボルテージフォロワ形態の差動回路が、４段縦列接続さ
れる。すなわち、初段回路は、差動トランジスタＱ３０
．Ｑ３１と、コレクタに設けられ電流ミラー形態にされ
たＰＮＰ型の負荷トランジスタＱ３２．Ｑ３３と、共通
エミッタに設けられる可変電流源回路を構成するトラン
ジスタＱ３５及びエミッタ抵抗から構成される。他の差
動回路も上記同様な回路から構成される。

第２段目から第４段目の差動回路には、帰還端子にキャ
パシタＣ３がそれぞれ設けられる。第４段目の出力信号
はは、上記同様な差動増幅回路とエミッタフォロワ出力
回路からなるバッファ回路に入力され、このバッファ回
路を通して出力信号がＶｏｕｔが形成される。ただし、
この出力回路の動作電流は定電流源１ｏにより構成され
、上記他の差動回路とは異なる。上記バッファ回路の出
力信号は、キャパシタＣ３を介して初段回路の帰還端子
に帰還される。

上記各差動回路の相互コンダクタンスを１／ｒｄ４とす
ると、伝達特性は次式（５）のようになる。

Ｖｏｕｔ／Ｖｉｎ＝　　１　　／　　［１＋３ｊｓｖＣ
３ｒｄ４＋６（ｊｗｃ３ｒｄ４）”＋４（３ｗＣ３ｒｄ
４）３＋（ｊｉｅｃ３ｒｄ４）’）　　（５）この実施
例のフィルタ回路では、カントオフ周波数がキャパシタ
Ｃ３と相互コンダクタンスｒｄ４により決定され、キャ
パシタＣ３のプロセスバラツキを、抵抗Ｒ３０のトリミ
ングにより補正することができる。すなわち、抵抗Ｒ３
０とトランジスタＱ３４と、各差動回路の電流源トラン
ジスタが電流ミラー形態にされることにより上記電流調
整に対応して相互コンダクタンスｒｄ４を変化させるこ
とができる。

入力信号Ｖｉｎは、初段バッファとしての差動回路を通
り、次段回路に供給される。次段以降には、帰還端子に
キャパシタＣ３が設けられているから、入力信号Ｖｉｎ
の周波数が高くなると、すなわち、カットオフ周波数付
近になると出力より帰還がかかるようなる。このような
回路を数段縦列接続することにより、第６図の伝達特性
図に示すようにａ　−＋　ｂ及びｂ−４０のようにフィ
ルタ特性を急峻にしている。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１１人力信号を受ける差動入力段の出力信号を受けそ
の動作電流が可変にされ、出力信号を差動入力段の帰還
端子に帰還させる第１の差動増幅回路と、上記差動入力
段の出力信号を受けその動作電流がそれぞれ可変にされ
る第２の差動増幅回路と、上記第２の差動増幅回路の出
力信号を受け、その出力信号をキャパシタを介して上記
差動入力段の帰還端子に帰還させるミラー積分回路とを
設けて上記ミラー積分回路の出力信号と入力信号とを加
算回路により加算して出力させることにより、帰還用の
キャパシタやミラー積分回路を構成するキャパシタや抵
抗素子のプロセスバラツキを、上記差動増幅回路の相互
コンダクタンスの調整により補正することができる。こ
れにより、半導体集積回路に適したフィルタ回路を得る
ことができるという効果が得られる。

（２）入力信号を受ける差動入力段の出力信号を受ける
電圧電流変換回路と、この電圧電流変換回路の出力信号
により充放電されるキャパシタとによりフィルタ回路を
構成するとともに、上記キャパシタの電圧信号を減衰さ
せて上記差動入力段の帰還端子に帰還させる。この構成
では、等価的にキャパシタの容量値を信号減衰比に逆比
例して増大させることができるから半導体集積回路内に
大きな時定数を設定できるという効果が得られる。

（３）ボルテージフォロワ形態にされた複数の差動トラ
ンジスタ回路を縦列接続し、初段の差動増幅回路には、
出力段回路の出力信号をキャパシタを介して帰還させ、
第２段目以降のボルテージフォロワ形態にされた差動ト
ランジスタ回路には出力と交流接地点との間にキャパシ
タをそれぞれ設けてＮ次のフィルタ回路を構成するとと
もに調整可能にされた制御電流により上記差動トランジ
スタ回路のエミッタ電流を形成することにより、Ｎ次の
フィルタ回路における内蔵されるキャパシタのバラツキ
を抑えつつ周波数特性を急峻にできるという効果が得ら
れる。

（４）入力信号を減衰させて入力することにより、その
信号を受ける伝達経路の信号振幅を小さくできる。これ
により、信号伝達回路の直線性の良い部分を利用できる
から歪率の改善を図ることができるという効果が得られ
る。

以上本願発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、抵抗トリミ
ングによって制御電流を変化させる構成は、前記のよう
に抵抗素子が接続される配線を選択的に切断するもの他
、抵抗素子のパターンそのものをトリミングするもの等
種々の実施形態を取ることができる。また、フィルタ回
路を構成する差動増幅素子は、上記各実施例のようなバ
イポーラ型トランジスタに代え、ＭＯＳＦＥＴ　（絶縁
ゲート形電界効果トランジスタ）やジャンクション型Ｆ
ＥＴ等を含むものであってもよい。また、主信号経路を
通した信号と副信号経路を通した信号とを加算する加算
回路の具体的構成は、種々の実施形態を採ることができ
るものである。

この発明は、フィルタ回路を内蔵する半導体集積回路装
置に広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、差動トランジスタのエミッタ電流の制御に
よってカントオフ周波数が変化させられるフィルタ回路
に対して、抵抗のトリミングにより上記差動トランジス
タのエミッタ電流を形成し、フィルタ回路を構成する抵
抗素子やキャパシタのプロセスバラツキを補正すること
ができるから半導体集積回路装置に適したフィルタ回路
を得ることができる。

【図面の簡単な説明】

第１図は、この発明に係るノツチフィルタ回路の一実施
例を示すブロック図、 第２図は、上記ノツチフィルタ回路の具体的一実施例を
示す回路図、 第３図は、この発明に係るフィルタ回路の他の一実施例
を示す回路図、 第４図は、この発明に係るフィルタ回路の更に他の一実
施例を示す回路図、 第５図は、第１図のフィルタ回路の動作を説明するため
の伝達特性図、 第６図は、上記第４図のフィルタ回路の動作を説明する
ための伝達特性図である。 Ａ１・・差動入力段、Ａ２．Ａ３・・差動増幅回路、Ａ
４．Ａ５・・演算増幅回路、１／Ｎｌ。 １／Ｎ２・・減衰回路

Claims (1)

1. 【特許請求の範囲】 １、入力信号を受ける差動入力段と、この差動入力段の
   出力信号を受けその動作電流が可変にされ、出力信号を
   差動入力段の帰還端子に帰還させる第１の差動増幅回路
   と、上記差動入力段の出力信号を受けその動作電流がそ
   れぞれ可変にされる第２の差動増幅回路と、上記第２の
   差動増幅回路の出力信号を受け、その出力信号をキャパ
   シタを介して上記差動入力段の帰還端子に帰還させるミ
   ラー積分回路と、上記ミラー積分回路の出力信号と入力
   信号とを加算して出力させる加算回路とを含むことを特
   徴とするフィルタ回路。 ２、上記差動入力段には、減衰回路を介して入力信号又
   は帰還信号が供給されるものであり、この信号減衰量に
   見合って増幅されて加算回路により加算動作が行われる
   ものであることを特徴とする特許請求の範囲第１項記載
   のフィルタ回路。 ３、入力信号を受ける差動入力段と、この差動入力段の
   出力信号を受ける電圧電流変換回路と、この電圧電流変
   換回路の出力信号により充放電されるキャパシタと、こ
   のキャパシタの電圧信号を減衰させて上記差動入力段の
   帰還端子に帰還させる減衰回路とを備えたことを特徴と
   するフィルタ回路。 ４、ボルテージフォロワ形態にされた複数の差動トラン
   ジスタ回路を縦列接続し、初段の差動増幅回路には、出
   力段回路の出力信号をキャパシタを介して帰還させ、第
   ２段目以降のボルテージフォロワ形態にされた差動トラ
   ンジスタ回路には、その出力と交流接地点との間にキャ
   パシタを設けるとともに、調整可能にされた制御電流に
   より上記差動トランジスタ回路のエミッタ電流を形成す
   ることを特徴とするフィルタ回路。 ５、上記フィルタ回路は、半導体集積回路装置ににより
   構成され、調整可能にされる電流は抵抗のトリミングに
   より形成されるものであることを特徴とする特許請求の
   範囲第１、第２、第３又は第４項記載のフィルタ回路。