JPH03210816A - Ｍｏｓ半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯＳ半導体集積回路に関し、特に論理回路の
出力バッファ回路を有するＭＯＳ半導体集積回路に関す
る。

〔従来の技術〕

従来、この種のＭＯＳ半導体集積回路に内蔵されている
論理回路の出力バッファ回路は、第３図に示す様に、入
力端子ＩＮ、　出力端子ＯＵＴ、　　ダイオードＤ、Ｎ
チャ／ネルＭＯ８トランジスタＮから構成されていた・ 電位人と■ｃｃＩ％１１に、負荷抵抗ＲＬと負荷容量Ｃ
Ｌとの直列体が考えられ、その共通接続点く出力端子Ｏ
ＵＴが接続されている。

第４図は第３図の出力バラフッ回路の動作を説明する電
圧波形図である。第３図、第４図において、入力端子電
圧波形６の様に１入力端子ＩＮＫ電圧が加わると、入力
ＶＣＣ区間８では、ＮチャンネルトランジスタＮがオン
状態のため、負荷抵抗ＲＬには電位ＡからＧＮＤ方向へ
電流が流れ、電圧降下が生じるが、ダイオードＤによシ
制限を受け、出力端子ＯＵＴの電圧は出力端子電圧波形
５の様にＶＣＣとなる。また、入力Ｏ■区間７では、ト
ランジスタＮがオフ状態のため、抵抗ＲＬによプ、負荷
谷１ｔｃＬに充電を行いながら、電圧ＯＵＴは上昇する
ため、出力端子電圧波形５の様に立上時間Ｔ、を持り。

この出力端子ＯＵＴを、出力バッファ回路の出力信号と
していた。

〔発明が解決しようとする課題〕

前述した従来の論理回路の出力バッフγ回路では、出力
信号の立上時間Ｔｒが大きく、高速な信号伝達が行なえ
ないという欠点がある。。

本発明の目的は、前記欠点が解決され、出力信号の立上
時間を小さくして、高速な信号伝達が行なえるようにし
たＭＯＳ半導体集積回路を提供することにある。

〔課題全解決するための手段〕

本発明のＭＯＳ半導体集積回路の構成は、ゲートが入力
端子に接続されたＰ、　　ＮチャンネルＭＯＳトランジ
スタからなる０ＭＯ８インバータと、６ｉＪ記入力端子
をゲート入力とするＭＯＳ　トランジスタと出力電圧が
所定値以下にならぬように制限するＭＯ８Ｉ−、ｔンジ
メタとの直列体と、前記ＣＭＯＳインバータの出力と前
記直列体の共通接続点とを接続する容量とを備え、前記
接続点を出力端子となしたことを特徴とする。

〔実施例〕

次に本発明を図面を参照しながら説明する。

第１図は本発明の一実施例のＭＯＳ半導体集積回路の回
路図である。第１図において、本実施例は、入力端子Ｉ
からの入力信号によりゲート駆動されるＮチャンネルＭ
ＯＳ　）ランジスタＮ意によるオープンドレイン出力回
路と、その出力端子０と、出力端子電圧をＶＣＣ以下と
ならない様に制限するＰチャンネルＭＯＳトランジスタ
Ｐｓ　ト、入力端子工からの入力信号によシゲート駆動
されるＰチャンネルＭＯ８トランジスタＰＩ及びＮチャ
ンネルＭＯＳ　トランジスタＮ１によるＣＭＯＳインバ
ータと、このインバータ出力と出力端子０との間に接続
されるキャパシタＣとを含み、構成される。

次に本実施例の動作について説明する。

第２図は第１図に示す実施例の動作を説明する電圧波形
図である。第１図、第２図において、入力端子電圧波形
２の様に、入力端子工にＶＣＣが加わると、Ｎチャンネ
ルＭＯＳ　トランジスタＮＩ。

Ｎｘはオン状態となシ、負荷抵抗Ｒｘ、に電位ＡからＧ
ＮＤ方向へトランジスタＮｔ　とトランジスタＮｘへ流
れる電流の合計が流れ（ただしトランジスタＮ＊　Ｉｄ
容容量Ｃ上ル直流分はカットされている）、電圧降下が
発生する。この時、ＰチャンネルＭＯ８トランジスタＰ
ｓにより出力端子電圧はｖｃｃ　以下とならない様に制
限されるので、入力ＶＣＣ区間４の出力端子電圧波形１
の様ＫＶｃｃとなる。

また、入力端子ＩＫＯＶが加わると、ＮチャンネルＭＯ
Ｓ　）ランジスタＮｔ、Ｎｓｔ′ｉオフ状態となシ、Ｐ
チャンネルＭＯ８トランジスタＰ、はオン状態となる。

すると、それまでにキャパシタＣにはｖｃｃ　なる電圧
で充電が行なわれているので、トランジスタＰ！とＮＩ
ＫよるＣ’ＭＯ８インバータの出力がＶＣＣとなると同
時に、出力端子０の電２倍のＶＣＣが発生し、電位Ａと
同じとなる。これが、出力端子電圧波形ｌの入力０■区
間３にあたるのである。

この例では、〔Ｃ≧ｌ０ＸＣＬ、Ａ＝２ＸＶｃｃ　］と
して説明が行なわれている。

この様に入力信号が出力信号へ変換されるのである。

〔発明の効果〕

以上説明した様に、本発明は、入力端子からの入力信号
によシ動作するＭＯＳ　トランジスタと、出力端子の電
圧が所定値（Ｖｃｃ）以下とならない様に制限するＭＯ
Ｓ　トランジスタ、そしてその出力端子に接続されるキ
ャパシタと、ＭＯＳトランジスタ、ＭＯＳ　トランジス
タによる０ＭＯ８インバータとによ郵補助する仁とによ
り、その出力信号の立上時間及び立下時間を短縮できる
効果がある。

４、

【図面の簡単な説明】 第１図は本発明の一実施例のＭＯ８半導体装置回路の回
路図、第２図は第１ｒ！！ＪＫ示す実施例の動作を示す
電圧波形図、第３図は従来の論理回路の出力バッフ１回
路の回路図、第４図は第３図に示す出力バッファ回路の
動作を示す電圧波形図である。 １．５・・・・・・出力端子電圧波形、２，６・−・・
・・入力端子電圧波形、３，７・・・・・・入力Ｏｖ区
間、４，８・・・・・・入力ＶＣＣ区間、Ｔｒ・・・・
・・立上時間、Ｐｌ、Ｐｓ・・・・・・ＰチャンネルＭ
Ｏ８トランジスタ、Ｎｌ　ｐ　Ｎ’ｓＮ・・・・−Ｎチ
ャンネルＭＯ８）ランジスメ、Ｃ・・・・・・キャパシ
タ、Ｄ・・・・・・ダイオードｓＲＬ・・・・・・負荷
抵抗、ＣＬ・・・・・・負荷容量、Ｉ、ＩＮ・・・・・
・入力端子、０、ＯＵＴ　・・・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. ゲートが入力端子に接続されたＰ、ＮチャンネルＭＯＳ
   トランジスタからなるＣＭＯＳインバータと、前記入力
   端子をゲート入力とするＭＯＳトランジスタと出力電圧
   が所定値以下にならぬように制限するＭＯＳトランジス
   タとの直列体と、前記ＣＭＯＳインバータの出力と前記
   直列体の共通接続点とを接続する容量とを備え、前記接
   続点を出力端子となしたことを特徴とするＭＯＳ半導体
   集積回路。