JPH03210851A - プロセッサ間通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はプロセッサ間通信方式に関し、特に複数のプ
ロセッサ間（マルチプロセッサシステム）でメツセージ
の交換を行うプロセッサ間通信方式（従来の技術） 第５図に従来の共有メモリを用いたマルチプロセッサシ
ステムのシステム図を示す。図から明らかなように、該
マルチプロセッサシステムはシステムバス１０に接続さ
れた共有メモリ１１と複数個のＣＰＵＩ〜ｎから構成さ
れている。なお、各ＣＰＵＩ〜ｎにはローカルメモリが
設けられている。

前記共有メモリ１１には、第６図に示されているように
、メツセージの発信者と受信者との関係に対応する数の
メツセージ書込用領域が設定されている。上記の場合、
ＣＰＵはｎ個存在するから、Ｈｘ（ｎ−１）個のメツセ
ージ書込用領域が設定されている。該メツセージ書込用
領域のアドレスは、予め通信する両者が共に認識してい
る。

さて、該マルチプロセッサシステムにおいて、メツセー
ジの交換を行う場合には、前記ｎ個のプロセッサが対等
に動作する。いま、前記ＣＰＵｎがＣＰＵＩにメツセー
ジを送る場合には、該ＣＰＵｎは前記共有メモリ１１の
領域ｎ→１に該メツセージを書込み、ＣＰＵＩに割込み
信号（ｎ−１）を送って割込みをかける。

このように、ＣＰＵＩ〜ｎが対等にメツセージの交換を
行うと、該メツセージは前記共有メモリ１１の所定のア
ドレスのメツセージ書込用領域に格納され、各ＣＰＵに
は、第７図に示されているように、（ｎ−１）種類の割
込み信号が入力することになる。

（発明が解決しようとする課題） 前記マルチプロセッサシステムのシステムバス１０に接
続されるＣＰＵの数が増大すると、前記共有メモリ１１
のメツセージ書込用領域および割込み信号の種類が大き
く増加する。すなわち、ＣＰＵの数が１増加すると、該
共有メモリ１１のメツセージ書込用領域および割込み信
号の種類は、それぞれｎ個増加することになる。

該共有メモリ１１の容量はメモリ技術の進歩により比較
的簡単に増やすことができる。しかしながら、割込み信
号の種類が増大すると、該種類を判別するために、多く
のハードの部品を必要とする。

該ハードの部品が増大すると、装置が大型になり高価に
なるだけでなく、システムバスの種類によっては、その
仕様上割り込みの種類の数が制限され実現不可能になる
という問題があった。

本発明の目的は、前記従来装置の問題点を除去し、ＣＰ
Ｕの数が増加しても、割込み信号の種類の増加を極力抑
えることのできるプロセッサ間通信方式を提供すること
にある。例えば、ＣＰＵの数を１増加した場合、割込み
信号の種類を１増加させるだけで済ますことのできるプ
ロセッサ間通信方式を提供することにある。

（課題を解決するための手段および作用）前記目的を達
成するために、本発明は、複数のプロセッサと該複数の
プロセッサが共通にアクセスできる共有メモリをシステ
ムバスを通じて結合したプロセッサ間通信方式において
、同一の割込み先に対しては同一種類の割込み信号を発
生し、かつ該割込み信号に自分の識別番号を付加して送
出する第１の手段と、１種類の割込み信号を検知する第
２の手段と、前記識別番号を順次記憶する記憶手段とを
、前記複数のプロセッサの各々に設けた点に特徴がある
。

本発明によれば、該プロセッサが割込みをかける時には
、プロセッサはメツセージを前記共有メモリの所定の領
域に送出し、続いて第１の手段によって識別信号を付加
した割込み信号を宛先のプロセッサの記憶手段に送出す
る。

一方、割込みをかけられたプロセッサは前記割込み信号
により割込みがあったことを第２の手段によって検知す
ると共に、送られてきた識別信号を前記記憶手段に順次
記憶する。

この結果、割込みをかけられたプロセッサは１種類の割
込み信号検知手段を持つだけでよくなる。

（実施例） 以下に、図面を参照して、本発明の詳細な説明する。

第１図は本発明の一実施例のシステムブロック図を示す
。図において、前記第５図と同一の符号は同一または同
等物を示す。

図示されているように、システムバス１０に接続された
ＣＰＵＩ〜ｎの代表として図示されたＣＰＵＩは、概略
、ローカルバス２１、ＣＰＵ２２、ローカルメモリ２３
、バスインタフェース２４および割込み論理回路２５か
ら構成され、またＣＰＵｎは、同様に、概略、ローカル
バス３１、ＣＰＵ３２、ローカルメモリ３３、バスイン
タフェース３４および割込み論理回路３５から構成され
ている。

共有メモリ１１は従来と同様のものを使用することがで
き、第６図で説明したように、ｎＸ（ｎ−１）個のメツ
セージ書込用領域を有している。

個々のメツセージ書込用領域のエントリ数は１でもよい
が、複数の場合が好適である。以下の説明は、該エント
リが複数ある場合につきなされている。

前記割込み論理回路２５．３５は、入力してきたデータ
を受信した順に格納しその順に出力するＦＩＦＯメモリ
から構成されている。

また、ローカルメモリ３３は、図示されているように、
プロセッサ使用領域、割込み時使用領域、メツセージ使
用領域等を有している。該割込み時使用領域のアドレス
は割込みをかけるＣＰＵと対応しており、例えばＣＰＵ
ｎがＣＰＵＩに割込みをかける時には、例えばアドレス
１００ＯＨをアクセスすればよい。これは、システムバ
ス１０上のＣＰＵＩの割込み論理回路２５をアドレスし
たことになる。アドレス１００ＯＨがアクセスされると
、割込み信号は、ローカルメモリ３３→ＣＰＵ３２→バ
スインタフエース３４→バス１０を経て、割込み論理回
路２５に送られる。また、他のＣＰＵが自分のローカル
メモリのアドレス１０００Ｈをアクセスすれば、前記と
同様に接地のＣＰＵからＣＰＵＩに割込みをかけたこと
になる。このため、ＣＰＵＩに入力する割込み信号の種
類は１種類になる。

次に、ＣＰＵｎからＣＰＵＩに割込みをかける場合のＣ
ＰＵｎの動作を、第１図および第２図を参照して説明す
る。第２図は該ＣＰＵｎの処理を示すフローチャートで
ある。

まず、割込みをかけたいプロセッサに対応する共有メモ
リ１１中の領域（第６図のｎ→１領域）が−杯か否かの
判断をする（ステップ８１）。

−杯でなければ（ステップＳ１が否定）、ＣＰＵｎは、
まず共有メモリ１１の割込みをかけたいプロセッサに対
応する領域（前記ｎ→１領域）のエントリに、必要なメ
ツセージを書込む（ステップＳ２）。

これは、ローカルメモリ３３のメツセージ使用領域の該
ｙｌ　−ｓ−１領域に対応する領域に、該必要なメツセ
ージを書込むことにより行われる。書込まれたメツセー
ジは、ローカルメモリ３３−ＣＰＵ３２→バスインタフ
エース３４→バス１０を経て共有メモリ１１の予定の領
域に送られる。

次に、該メツセージが最初のものか否かの判断が行われ
る（ステップＳ３）。該判断が肯定の場合には、自プロ
セッサの識別番号を付けて、相手のプロセッサに割込み
をかける（ステップ８４）。

この割込み信号は相手の割込み論理回路、すなわちＦＩ
ＦＯメモリに格納されることになる。

割込みをかけられたプロセッサ、例えばＣＰＵ１は、自
己のＣＰＵ２２が割込み論理回路２５の出力をバスイン
タフェース２４を介して取込むことにより、割込みがあ
ったことを認識する。

前記ステップＳ３が否定のとき、すなわち前記メツセー
ジが最初のものでないときにはリターンとなり、共有メ
モリ１１中の領域（ｎ−１領域）の次のエントリに格納
されることになる。

このようにして、共有メモリ１１中の領域（ｎ→１領域
）の全てのエントリがメツセージで一杯になると（ステ
ップＳ１が肯定）、エラーコードの設定が行われ（ステ
ップＳ５）、メツセージ通信処理要求は拒否される。

以上のように、本実施例によれば、割込みをかけるプロ
セッサは、自分のローカルメモリの割込み時使用領域の
特定のアドレス（例えば、前記ＣＰＵＩに割込みをかけ
る場合は、１００ＯＨ）をアクセスすることにより割込
みをかけることができるので、割込みをかけられるプロ
セッサには同一の種類の割込み信号が届くことになる。

また、同じプロセッサ、例えば前記ＣＰＵｎが複数回割
込みをかけ、前に送ったメツセージが前記ｎ−ａ−１領
域に残っている時には、前記ステップＳ３、Ｓ４の処理
から明らかなように、２回目以降の割込み時に出力され
たプロセッサの識別番号は、ＣＰＵＩの割込み論理回路
２５、すなわちＦＩＦＯメモリに送出されない。この結
果、該ＦＩＦＯメモリは最大（ｎ−１）個の記憶エント
リを有していればよいことがわかる。

次に、割込みをかけられる側のプロセッサ（前記ＣＰＵ
Ｉ）の処理を、第３図を参照して説明する。

前記のようにして他のプロセッサ、例えばＣＰＵｎから
ＣＰＵＩに割込みがあると（ステッブ８１１）　、ＣＰ
ＵＩ内の予め定められた一レジスタの内容は他へ退避さ
せられる（ステップ５１２）。次に、ＣＰＵＩは自己の
割込み論理回路２５、すなわちＦＩＦＯメモリの中に、
識別信号が格納されているか否かの判断をする。（ステ
ップ５１３）。該ＦＩＦＯメモリの中に、識別信号が格
納されている場合には（ステップ５１３が否定）、該Ｆ
ＩＦＯメモリから識別番号を読みたしくステップ５１４
）、対応するタスクに通知する（ステップ５１５）。

該タスクは該割込みをかけたプロセッサの識別番号の通
知を待っており（ステップ５２１）、該識別番号の通知
があると、前記共有メモリ１１上のｎ−１領域のエント
リ１からメツセージを読み出す（ステップ５２２）。次
いで、該メツセージに対する必要な処理を行う（ステッ
プ５２３）。

続いて、該ｎ→１領域のエントリ２にメツセージが入っ
ているか否かの判断をし、入っている場合には（ステッ
プＳ２４が否定）、前記ステップＳ２２に進んで、これ
を読みだし、必要な処理を行う（ステップ５２３）。一
方、前記ステップＳ２４が肯定の場合には、ステップＳ
２１に進んで、割込みをかけたプロセッサの識別番号の
通知を待機する。

第４図は割込みをかけられたプロセッサＣＰＵ１〜ｎが
、それぞれ同一の割込み信号（１）〜（ｎ）を受信し、
相手側のプロセッサの識別番号は前記ＦＩＦＯに格納さ
れている様子を示す。

以上のように、本実施例によれば、割込みをかけられた
プロセッサＣＰＵＩは、割込み信号を検知すると、ＦＩ
ＦＯメモリからプロセッサ識別番号を読み出すことによ
り、どのプロセッサから割込みがあったかがすぐにわか
る。また、この識別番号をタスクに渡せば、該識別番号
から共有メモリ１１がアクセスされ、メツセージが読み
出されることになる。この時、共有メモリ１１の複数の
エントリにメツセージが格納されている場合には、該メ
ツセージは順次続けて読み出されることになる。

以上の説明から明らかなように、割込みをかけられるプ
ロセッサＣＰＵＩ〜ｎは、従来方式とは異なり、それぞ
れ、１種類の割込み信号検知手段をもつだけでよくなる
。

なお、前記実施例においては、プロセッサのローカルメ
モリの特定のアドレスをアクセスして割込み信号を発生
させたが、本発明はこれに限定されることなく、他の方
法で生成するようにしてもよい。

（発明の効果） 以上の説明から明らかなように、従来方式によれば、プ
ロセッサ間通信方式に接続されているプロセッサ数がｎ
の場合、プロセッサを１個増やすと割込み信号の種類は
ｎ個増加するが、本発明によれば、１個しか増加せず、
比較的小さなハードウェアで効率的なプロセッサ間通信
を実現できる効果がある。

したがって、本発明は、プロセッサ数が非常に多いプロ
セッサ間通信方式に適用されたり、あるいはシステムバ
ス等の制限により多くの割込み種類をもてないプロセッ
サ間通信方式に適用されると、特にその効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のシステムブロック図、第２
図は割込みをかけるプロセッサの処理を示すフローチャ
ート、第３図は割込みをかけられたプロセッサの処理を
示すフローチャート、第４図は割込み時に各プロセッサ
に入力する割込み信号と識別番号とを示す説明図、第５
図はプロセッサ間通信方式の全体のシステムを示すブロ
ック図、第６図は共有メモリのメツセージ書込用領域を
示す概念図、第７図は、従来のシステムにおいて、割込
み時に各プロセッサに入力する割込み信号を示す説明図
である。 １１・・・共有メモリ、２２．３２・・・ＣＰＵ、２３
゜３３・・・ローカルメモリ、２５．３５・・・割込み
論理回路（Ｆ　Ｉ　ＦＯ）

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサと該複数のプロセッサが共通に
   アクセスできる共有メモリをシステムバスを通じて結合
   したプロセッサ間通信方式において、該複数のプロセッ
   サの各々は、同一の割込み先に対しては同一種類の割込
   み信号を発生し、かつ該割込み信号に自分の識別番号を
   付加して送出する第１の手段と、 １種類の割込み信号を検知する第２の手段と、前記識別
   番号を順次記憶する記憶手段と、を具備し、 該複数のプロセッサの各々は、割込みをかけられた時に
   、該割込み信号を検知することにより割込みがあったこ
   とを認識し、前記記憶手段に格納された識別番号により
   割込みをかけた相手方のプロセッサを知るようにしたこ
   とを特徴とするプロセッサ間通信方式。