JPH03214251A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03214251A JPH03214251A JP820190A JP820190A JPH03214251A JP H03214251 A JPH03214251 A JP H03214251A JP 820190 A JP820190 A JP 820190A JP 820190 A JP820190 A JP 820190A JP H03214251 A JPH03214251 A JP H03214251A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- dma
- data
- block transfer
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 14
- 230000007774 longterm Effects 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野］
本発明は、情報処理装置に関し、特に直接メモリアクセ
ス（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ、以下
ＤＭＡと記す）によるデータのブロック転送が実行可能
な情報処理装置に関する。
ス（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ、以下
ＤＭＡと記す）によるデータのブロック転送が実行可能
な情報処理装置に関する。
（従来の技術〕
従来、ＤＭＡによるデータのブロック転送が実行可能な
情報処理装置において、ＤＭＡによるデータのブロック
転送によってバスが占有される。
情報処理装置において、ＤＭＡによるデータのブロック
転送によってバスが占有される。
また、バスが占有されている時でも、メモリリフレッシ
ュ要求が発生すれば、ＤＭＡ転送によるバスの占有は放
棄され、メモリリフレッシュサイクルが優先的に実行さ
れるバス調停を行っている。
ュ要求が発生すれば、ＤＭＡ転送によるバスの占有は放
棄され、メモリリフレッシュサイクルが優先的に実行さ
れるバス調停を行っている。
このような情報処理装置の一例が第３図に示されている
。また、この情報処理装置の信号タイミング図が第４図
に示されている。
。また、この情報処理装置の信号タイミング図が第４図
に示されている。
ＤＭＡによるデータのブロック転送が実行され、ＤＭＡ
によるデータのブロック転送要求信号４１が、バス調停
回路３１に送られる。バス調停回路３１は、ＤＭＡによ
るデータのブロック転送要求４１が発生するとハスの長
期使用を許可する。そして、ＤＭＡによるデータのブロ
ック転送の開始時に実行されるバスサイクル５１ａが発
生し、ＤＭＡによるデータのブロック転送サイクル５２
ａが実行される。
によるデータのブロック転送要求信号４１が、バス調停
回路３１に送られる。バス調停回路３１は、ＤＭＡによ
るデータのブロック転送要求４１が発生するとハスの長
期使用を許可する。そして、ＤＭＡによるデータのブロ
ック転送の開始時に実行されるバスサイクル５１ａが発
生し、ＤＭＡによるデータのブロック転送サイクル５２
ａが実行される。
このＤＭＡによるデータのブロック転送中にリフレッシ
ュ要求が発生すると、リフレッシュ要求信号４２がバス
調停回路３１に送られる。リフレッシュ要求信号４２は
、ＤＭＡによるデータのブロック転送要求信号４１によ
ってマスクされずにバス調停回路３１に入力されている
。バス調停回路３１は、ハスの長期使用の許可を中断し
、リフレッシュを１回実行するように指示する指示信号
４３を、リフレッシュサイクル制御回路３２に送る。こ
れにより、リフレッシュサイクル制御回路３２がリフレ
ッシユ信号４４を送り出す。リフレッシュ信号４４が送
り出されると、第４図に示すように、ＤＭＡによるデー
タのブロック転送サイクル５２ａはリフレッシュ要求に
より中断されて、リフレッシュサイクル５４が挿入され
る。そのため、ＤＭＡによるデータのブロック転送を中
断してから、ＤＭＡによるデータのブロック転送を再開
始するまでの間に、ＤＭＡによるデータのブロック転送
の終了時に実行されるバスサイクル５３ａとＤＭＡによ
るデータのブロック転送の開始時に実行されるバスサイ
クル５１ｂが発生する。
ュ要求が発生すると、リフレッシュ要求信号４２がバス
調停回路３１に送られる。リフレッシュ要求信号４２は
、ＤＭＡによるデータのブロック転送要求信号４１によ
ってマスクされずにバス調停回路３１に入力されている
。バス調停回路３１は、ハスの長期使用の許可を中断し
、リフレッシュを１回実行するように指示する指示信号
４３を、リフレッシュサイクル制御回路３２に送る。こ
れにより、リフレッシュサイクル制御回路３２がリフレ
ッシユ信号４４を送り出す。リフレッシュ信号４４が送
り出されると、第４図に示すように、ＤＭＡによるデー
タのブロック転送サイクル５２ａはリフレッシュ要求に
より中断されて、リフレッシュサイクル５４が挿入され
る。そのため、ＤＭＡによるデータのブロック転送を中
断してから、ＤＭＡによるデータのブロック転送を再開
始するまでの間に、ＤＭＡによるデータのブロック転送
の終了時に実行されるバスサイクル５３ａとＤＭＡによ
るデータのブロック転送の開始時に実行されるバスサイ
クル５１ｂが発生する。
バスサイクル５１ｂが発生すると、ＤＭＡによるデータ
のブロック転送サイクル５２ｂが再び実行され、ＤＭＡ
によるデータのブロック転送の終了時に実行されるハス
サイクル５３ｂが発生する。この後にリフレッシュ要求
が発生すると、リフレッシュを１回だけ実行するサイク
ル５５が発生する。
のブロック転送サイクル５２ｂが再び実行され、ＤＭＡ
によるデータのブロック転送の終了時に実行されるハス
サイクル５３ｂが発生する。この後にリフレッシュ要求
が発生すると、リフレッシュを１回だけ実行するサイク
ル５５が発生する。
上述した従来の情報処理装置では、ＤＭＡによるデータ
のブロック転送がリフレッシュサイクル実行によって中
断される。そのため、ＤＭＡによるデータのブロック転
送を中断してから、ＤＭＡによるデータのブロック転送
を再開始するまでの間に、ＤＭＡによるデータのブロッ
ク転送の開始時と終了時に実行されるバスサイクルが発
生する。
のブロック転送がリフレッシュサイクル実行によって中
断される。そのため、ＤＭＡによるデータのブロック転
送を中断してから、ＤＭＡによるデータのブロック転送
を再開始するまでの間に、ＤＭＡによるデータのブロッ
ク転送の開始時と終了時に実行されるバスサイクルが発
生する。
ＤＭＡによるデータのブロック転送の開始時と終了時に
実行されるバスサイクルは、実際にデータ転送を行って
いないバスサイクルである。このため、ＤＭＡによるデ
ータのブロック転送の開始時と終了時に実行されるバス
サイクルの発生する回数が増加すると、バスのデータ転
送効率が低下する。したがって、ＤＭＡによるデータの
プロ・ンク転送がリフレッシュサイクル実行によって中
断されると、バスのデータ転送効率向上が妨げられると
いう欠点がある。
実行されるバスサイクルは、実際にデータ転送を行って
いないバスサイクルである。このため、ＤＭＡによるデ
ータのブロック転送の開始時と終了時に実行されるバス
サイクルの発生する回数が増加すると、バスのデータ転
送効率が低下する。したがって、ＤＭＡによるデータの
プロ・ンク転送がリフレッシュサイクル実行によって中
断されると、バスのデータ転送効率向上が妨げられると
いう欠点がある。
本発明の目的は、このような欠点を除去し、リフレッシ
ュサイクルが実行されたときに、バスのデータ転送効率
の低下を防止できる情報処理装置を提供することにある
。
ュサイクルが実行されたときに、バスのデータ転送効率
の低下を防止できる情報処理装置を提供することにある
。
〔課題を解決するための手段］
本発明は、直接メモリアクセスによるデータのブロック
転送が実行可能であり、メモリリフレッシュ要求がある
とリフレッシュ信号を送り出す情報処理装置において、 直接メモリアクセスによるデータのブロック転送中に発
生したメモリリフレッシュ要求信号をマスクするリフレ
ッシュ要求マスク部と、直接メモリアクセスによるデー
タのブロック転送中に発生したメモリリフレッシュ要求
の回数をカウントする未実行リフレッシュ要求カウンタ
部と、 前記未実行リフレッシュ要求カウンタ部によってカウン
トされた未実行リフレッシュ要求の回数に「１」を加算
した回数だけメモリリフレッシュサイクルを連続して実
行する指示を行うバス調停部と、 前記バス調停部の指示により、リフレッシュ信号を送り
出すりフレッシュサイクル制御部とを有し、 直接メモリアクセスによるデータのブロック転送をメモ
リリフレッシュの要求によって中断せず、ブロック転送
終了後に未実行のメモリリフレッシ１サイクルを連続し
て実行することを特徴としている。
転送が実行可能であり、メモリリフレッシュ要求がある
とリフレッシュ信号を送り出す情報処理装置において、 直接メモリアクセスによるデータのブロック転送中に発
生したメモリリフレッシュ要求信号をマスクするリフレ
ッシュ要求マスク部と、直接メモリアクセスによるデー
タのブロック転送中に発生したメモリリフレッシュ要求
の回数をカウントする未実行リフレッシュ要求カウンタ
部と、 前記未実行リフレッシュ要求カウンタ部によってカウン
トされた未実行リフレッシュ要求の回数に「１」を加算
した回数だけメモリリフレッシュサイクルを連続して実
行する指示を行うバス調停部と、 前記バス調停部の指示により、リフレッシュ信号を送り
出すりフレッシュサイクル制御部とを有し、 直接メモリアクセスによるデータのブロック転送をメモ
リリフレッシュの要求によって中断せず、ブロック転送
終了後に未実行のメモリリフレッシ１サイクルを連続し
て実行することを特徴としている。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
第１図に示される情報処理装置は、ＤＭＡによるデータ
のブロック転送中に発生したメモリリフレッシュ要求信
号１２をマスクするりフレンシュ要求マスク回路１と、
ＤＭＡによるデータのブロック転送中に発生したリフレ
ッシュ要求の回数をカウントする未実行リフレッシュ要
求カウンタ２と、未実行リフレッシュ要求カウンタ２に
よってカウントされた未実行リフレッシュ要求の回数に
「１」を加算した回数だけリフレッシュサイクルを連続
して実行させるバス調停回路３と、バス調停回路３から
送り出される指示信号１５によりリフレッシュ信号１６
を送り出すリフレッシュサイクル制御回路４とを備えて
いる。
のブロック転送中に発生したメモリリフレッシュ要求信
号１２をマスクするりフレンシュ要求マスク回路１と、
ＤＭＡによるデータのブロック転送中に発生したリフレ
ッシュ要求の回数をカウントする未実行リフレッシュ要
求カウンタ２と、未実行リフレッシュ要求カウンタ２に
よってカウントされた未実行リフレッシュ要求の回数に
「１」を加算した回数だけリフレッシュサイクルを連続
して実行させるバス調停回路３と、バス調停回路３から
送り出される指示信号１５によりリフレッシュ信号１６
を送り出すリフレッシュサイクル制御回路４とを備えて
いる。
次に、この情報処理装置の動作を、第２図の信号タイミ
ング図を参照しながら説明する。
ング図を参照しながら説明する。
ＤＭＡによるデータのブロック転送が実行され、ＤＭＡ
によるデータのブロック転送要求信号１１がリフレッシ
ュ要求マスク回路１と未実行リフレッシュ要求カウンタ
２とバス調停回路３とに加えられる。バス調停回路３は
ＤＭＡによるデータのブロック転送要求１１が発生する
とバスの長期使用を許可する。そして、ＤＭＡによるデ
ータのブロック転送の開始時に実行されるバスサイクル
２１が発生する。続いて、ＤＭＡによるデータのブロッ
ク転送サイクル２２が実行される。
によるデータのブロック転送要求信号１１がリフレッシ
ュ要求マスク回路１と未実行リフレッシュ要求カウンタ
２とバス調停回路３とに加えられる。バス調停回路３は
ＤＭＡによるデータのブロック転送要求１１が発生する
とバスの長期使用を許可する。そして、ＤＭＡによるデ
ータのブロック転送の開始時に実行されるバスサイクル
２１が発生する。続いて、ＤＭＡによるデータのブロッ
ク転送サイクル２２が実行される。
この間にリフレッシュ要求信号１２が発生すると、この
リフレッシュ要求信号１２は、バス調停回路３に入力さ
れずに、リフレッシュ要求マスク回路１と未実行リフレ
ッシュ要求カウンタ２に入力される。リフレッシュ要求
信号１２は、ＤＭＡによるデータのブロック転送中はＤ
ＭＡによるデータのブロック転送要求信号１１によって
マスクされる。さらに、リフレッシュ要求信号１２は、
未実行リフレッシュカウンタ２をカウントアツプする。
リフレッシュ要求信号１２は、バス調停回路３に入力さ
れずに、リフレッシュ要求マスク回路１と未実行リフレ
ッシュ要求カウンタ２に入力される。リフレッシュ要求
信号１２は、ＤＭＡによるデータのブロック転送中はＤ
ＭＡによるデータのブロック転送要求信号１１によって
マスクされる。さらに、リフレッシュ要求信号１２は、
未実行リフレッシュカウンタ２をカウントアツプする。
したがって、ＤＭＡによるデータのブロック転送中はリ
フレッシュ要求が発生してもバスの長期使用の許可が中
断されない。
フレッシュ要求が発生してもバスの長期使用の許可が中
断されない。
ブロック転送の終了に際して、ＤＭＡによるブタのブロ
ック転送の終了時に実行されるバスサイクル２３が発生
する。ＤＭＡによるデータのブロック転送終了後に発生
したリフレッシュ要求信号１２ハ、ＤＭＡによるデータ
のブロック転送要求信号１１によってマスクされない。
ック転送の終了時に実行されるバスサイクル２３が発生
する。ＤＭＡによるデータのブロック転送終了後に発生
したリフレッシュ要求信号１２ハ、ＤＭＡによるデータ
のブロック転送要求信号１１によってマスクされない。
このために、リフレッシュ要求マスク回路１は、要求信
号１３をハス調停回路３に送る。バス調停回路３は、Ｄ
ＭＡによるデータのブロック転送中でない時に発生した
リフレッシュ要求信号１２によって、リフレッシュ連続
実行サイクル２４を実行させる。その際に、ハス調停回
路３は、未実行リフレッシュ要求の回数を示す回数信号
１４に従って、未実行リフレッシュ要求の回数に「１」
を加算した回数だけリフレッシュサイクルを実行させる
。バス調停回路３は、リフレッシュを連続実行するよう
に指示する指示信号１５をリフレッシュ制御回路４に送
る。リフレッシュサイクル制御回路４は、このリフレッ
シュを連続実行するように指示する指示信号１５に従っ
て、リフレッシュ信号１６を制御する。
号１３をハス調停回路３に送る。バス調停回路３は、Ｄ
ＭＡによるデータのブロック転送中でない時に発生した
リフレッシュ要求信号１２によって、リフレッシュ連続
実行サイクル２４を実行させる。その際に、ハス調停回
路３は、未実行リフレッシュ要求の回数を示す回数信号
１４に従って、未実行リフレッシュ要求の回数に「１」
を加算した回数だけリフレッシュサイクルを実行させる
。バス調停回路３は、リフレッシュを連続実行するよう
に指示する指示信号１５をリフレッシュ制御回路４に送
る。リフレッシュサイクル制御回路４は、このリフレッ
シュを連続実行するように指示する指示信号１５に従っ
て、リフレッシュ信号１６を制御する。
このように、ＤＭＡによるデータのブロック転送がリフ
レッシュサイクル実行により中断されることなく行える
ことは明らかである。
レッシュサイクル実行により中断されることなく行える
ことは明らかである。
以上説明したように本発明は、ＤＭＡによるデータのブ
ロック転送中に発生したリフレ・ンシュ要求をマスクし
、それに伴って発生する未実行のリフレッシュ要求の回
数をカウントし、プロ・ンク転送終了後に未実行のリフ
レッシュサイクルを連続して実行することにより、ＤＭ
Ａによるデータのブロック転送がリフレッシュの実行に
よって中断されることを防止する。これにより、ＤＭＡ
によるデータのブロック転送の開始時と終了時に実行さ
れるバスサイクルの発生する回数が減少するため、ＤＭ
Ａによるデータのブロック転送に起因するバスのデータ
転送効率向上が妨げられない効果がある。
ロック転送中に発生したリフレ・ンシュ要求をマスクし
、それに伴って発生する未実行のリフレッシュ要求の回
数をカウントし、プロ・ンク転送終了後に未実行のリフ
レッシュサイクルを連続して実行することにより、ＤＭ
Ａによるデータのブロック転送がリフレッシュの実行に
よって中断されることを防止する。これにより、ＤＭＡ
によるデータのブロック転送の開始時と終了時に実行さ
れるバスサイクルの発生する回数が減少するため、ＤＭ
Ａによるデータのブロック転送に起因するバスのデータ
転送効率向上が妨げられない効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の実施例の信号タイミング図、第３図は、従
来の情報処理装置の一例を示すブロック図、 第４図は、第３図の情報処理装置の信号タイミング図で
ある。 １・・・・・リフレッシュ要求マスク回路２・・・・・
未実行リフレッシュ要求カウンタ３・・・・・バス調停
回路
は、第１図の実施例の信号タイミング図、第３図は、従
来の情報処理装置の一例を示すブロック図、 第４図は、第３図の情報処理装置の信号タイミング図で
ある。 １・・・・・リフレッシュ要求マスク回路２・・・・・
未実行リフレッシュ要求カウンタ３・・・・・バス調停
回路
Claims (1)
- （１）直接メモリアクセスによるデータのブロック転送
が実行可能であり、メモリリフレッシュ要求があるとリ
フレッシュ信号を送り出す情報処理装置において、 直接メモリアクセスによるデータのブロック転送中に発
生したメモリリフレッシュ要求信号をマスクするリフレ
ッシュ要求マスク部と、 直接メモリアクセスによるデータのブロック転送中に発
生したメモリリフレッシュ要求の回数をカウントする未
実行リフレッシュ要求カウンタ部と、 前記未実行リフレッシュ要求カウンタ部によってカウン
トされた未実行リフレッシュ要求の回数に「１」を加算
した回数だけメモリリフレッシュサイクルを連続して実
行する指示を行うバス調停部と、 前記バス調停部の指示により、リフレッシュ信号を送り
出すリフレッシュサイクル制御部とを有し、 直接メモリアクセスによるデータのブロック転送をメモ
リリフレッシュの要求によって中断せず、ブロック転送
終了後に未実行のメモリリフレッシュサイクルを連続し
て実行することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP820190A JPH03214251A (ja) | 1990-01-19 | 1990-01-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP820190A JPH03214251A (ja) | 1990-01-19 | 1990-01-19 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214251A true JPH03214251A (ja) | 1991-09-19 |
Family
ID=11686651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP820190A Pending JPH03214251A (ja) | 1990-01-19 | 1990-01-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214251A (ja) |
-
1990
- 1990-01-19 JP JP820190A patent/JPH03214251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6542940B1 (en) | Method and apparatus for controlling task execution in a direct memory access controller | |
| JP3055917B2 (ja) | データ転送制御装置 | |
| US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
| JPH03214251A (ja) | 情報処理装置 | |
| JP2504818B2 (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JPH0656602B2 (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| JP2969844B2 (ja) | プログラマブルコントローラ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JP2675226B2 (ja) | タイミング調整方法 | |
| JP3063015B2 (ja) | 周期処理方法 | |
| JPH04266148A (ja) | 入出力制御方式 | |
| JPH04275635A (ja) | 定周期処理方式 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH05197593A (ja) | アプリケーションプログラムのループ／ストール監視装置 | |
| JPH01315828A (ja) | 情報処理装置の性能調整制御方式 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH0120455B2 (ja) | ||
| JPH09265446A (ja) | バス制御装置 | |
| JPH03189746A (ja) | システム制御装置 | |
| JPH0380304A (ja) | シーケンス処理におけるタイマ，カウンタの処理方法 | |
| JPS6160161A (ja) | マルチプロセツサシステム | |
| JPS5911430A (ja) | 入出力制御装置 | |
| JPS5856057A (ja) | 割込信号発生装置 |