JPH03217053A - 抵抗体 - Google Patents
抵抗体Info
- Publication number
- JPH03217053A JPH03217053A JP2012275A JP1227590A JPH03217053A JP H03217053 A JPH03217053 A JP H03217053A JP 2012275 A JP2012275 A JP 2012275A JP 1227590 A JP1227590 A JP 1227590A JP H03217053 A JPH03217053 A JP H03217053A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- channel thin
- film transistor
- polycrystalline
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置中等に形成される抵抗体
に関するものである。
に関するものである。
本発明は、上記の様な抵抗体において、電流の温度依存
特性が互いに逆であるｎチャネル薄膜トランジスタとｐ
チャネル薄膜トランジスタとを接続して抵抗体を構成す
ることによって、抵抗僅の温度依存性を小さくしたもの
である。
特性が互いに逆であるｎチャネル薄膜トランジスタとｐ
チャネル薄膜トランジスタとを接続して抵抗体を構成す
ることによって、抵抗僅の温度依存性を小さくしたもの
である。
半導体集積回路装置中等の抵抗体は、一般に多結晶Ｓｔ
膜によって構成されており、その他にＭＯＳトランジス
タ等によって構成されている場合もある。
膜によって構成されており、その他にＭＯＳトランジス
タ等によって構成されている場合もある。
ところで、ＭＯＳ−ＳＲＡＭの負荷用の抵抗体としては
ＭΩ程度の高抵抗が要求され、バイボーラデバイスでも
ｋΩ程度の高抵抗がしばしば要求される。
ＭΩ程度の高抵抗が要求され、バイボーラデバイスでも
ｋΩ程度の高抵抗がしばしば要求される。
一方、多結晶Ｓｔは半導体であるので、伝導帯の下端の
エネルギをＥＣ、フェルミ準位をＥｒとすると、抵抗値
Ｒは、 Ｒ＝Ｒｏ ｅｘｐ ｛ （Ｅｃ −Ｅｒ ） ／ｋＴ
）と表わされる。
エネルギをＥＣ、フェルミ準位をＥｒとすると、抵抗値
Ｒは、 Ｒ＝Ｒｏ ｅｘｐ ｛ （Ｅｃ −Ｅｒ ） ／ｋＴ
）と表わされる。
このため、高抵抗を得るためには、Ｅ，を禁制帯の中央
付近に位置させてＥＣ−Ｅｆを大きくする必要がある。
付近に位置させてＥＣ−Ｅｆを大きくする必要がある。
しかし、ＥＣ−Ｅ，を大きくすると、上記の式からも明
らかな様に、抵抗値Ｒの温度依存性が大きくなる。従っ
て、多結晶Ｓｔ膜では、高抵抗で且つ抵抗値の温度依存
性の小さな抵抗体を構成することが原理的に困難であり
、設計上及び動作上のマージンが小さい。
らかな様に、抵抗値Ｒの温度依存性が大きくなる。従っ
て、多結晶Ｓｔ膜では、高抵抗で且つ抵抗値の温度依存
性の小さな抵抗体を構成することが原理的に困難であり
、設計上及び動作上のマージンが小さい。
また、ＭＯＳ｝ランジスタでは、その相互コンダクタン
スｇイは移動度μに比例するが、単結晶Ｓｉの移動度は
音響形格子振動による散乱の影響を大きく受ける。この
ため、温度が高くなれば移動度及び相互コンダクタンス
が小さくなって抵抗値が高くなり、多結晶Ｓｉ膜とは逆
特性ではあるが、やはり温度依存性が大きい。
スｇイは移動度μに比例するが、単結晶Ｓｉの移動度は
音響形格子振動による散乱の影響を大きく受ける。この
ため、温度が高くなれば移動度及び相互コンダクタンス
が小さくなって抵抗値が高くなり、多結晶Ｓｉ膜とは逆
特性ではあるが、やはり温度依存性が大きい。
本発明による抵抗体は、電流の温度依存特性が互いに逆
であるｎチャネル薄膜トランジスタとｐチャネル薄膜ト
ランジスタとが接続されて成っている。
であるｎチャネル薄膜トランジスタとｐチャネル薄膜ト
ランジスタとが接続されて成っている。
本発明による抵抗体では、ｎチャネル薄膜トランジスタ
とｐチャネル薄膜トランジスタとで電流の温度依存性が
相殺される。
とｐチャネル薄膜トランジスタとで電流の温度依存性が
相殺される。
以下、本発明の実施例を第１図及び第２図を参照しなが
ら説明する。
ら説明する。
本実施例は、樹枝状（デンドライト）多結晶Ｓｔ膜を能
動層とするｎチャネル及びｐチャネル薄膜トランジスタ
を形成し、これらの薄膜トランジスタを第ＩＡ図または
第ＩＢ図の様に接続したものである。
動層とするｎチャネル及びｐチャネル薄膜トランジスタ
を形成し、これらの薄膜トランジスタを第ＩＡ図または
第ＩＢ図の様に接続したものである。
樹枝状多結晶Ｓｔ膜を形成するには、通常の多結晶Ｓｉ
膜にＳｔ”をイオン注入して非品質化するか、または低
温で当初から非晶質Ｓｔ膜を形成し、これらの非晶質Ｓ
ｉ膜を６００゜Ｃ程度の低温でアニールして固相成長さ
せる。
膜にＳｔ”をイオン注入して非品質化するか、または低
温で当初から非晶質Ｓｔ膜を形成し、これらの非晶質Ｓ
ｉ膜を６００゜Ｃ程度の低温でアニールして固相成長さ
せる。
樹枝状多結晶Ｓｉでは、通常の多結晶Ｓｔよりも、粒径
が大きく且つ粒界の電気性特性も改善されているので、
トラップが少ない。このため、樹技状多結晶Ｓｉは単結
晶Ｓｉと通常の多結晶Ｓｔとの中間的な性質を有してい
る。
が大きく且つ粒界の電気性特性も改善されているので、
トラップが少ない。このため、樹技状多結晶Ｓｉは単結
晶Ｓｉと通常の多結晶Ｓｔとの中間的な性質を有してい
る。
ところで、既述の様に、単結晶Ｓｉの移動度は音響形格
子振動による散乱の影響を大きく受けるので、温度が高
くなれば移動度が小さくなる。
子振動による散乱の影響を大きく受けるので、温度が高
くなれば移動度が小さくなる。
これに対して、通常の多結晶Ｓｉではトラップが多いの
で、その移動度はイオン化不純物による散乱の影響を大
きく受ける。このため、温度が高くなれば移動度は大き
くなる。
で、その移動度はイオン化不純物による散乱の影響を大
きく受ける。このため、温度が高くなれば移動度は大き
くなる。
しかし、上述の様に樹枝状多結晶Ｓｉは単結晶Ｓｉと通
常の多結晶Ｓｔとの中間的な性質を有しているので、そ
の移動度は温度依存性自体が小さい。
常の多結晶Ｓｔとの中間的な性質を有しているので、そ
の移動度は温度依存性自体が小さい。
第２図は、本実施例の様に樹枝状多結晶Ｓｔ膜を能動層
とし、ゲート幅及びゲート長が夫々２０μｍ及び７μｍ
であるｎチャネル薄膜トランジスタと、ゲート幅及びゲ
ート長が夫々４０μｍ及び７μｍであるｐチャネル薄膜
トランジスタとの、電流の温度依存特性を示している。
とし、ゲート幅及びゲート長が夫々２０μｍ及び７μｍ
であるｎチャネル薄膜トランジスタと、ゲート幅及びゲ
ート長が夫々４０μｍ及び７μｍであるｐチャネル薄膜
トランジスタとの、電流の温度依存特性を示している。
この第２図から明らかな様に、ｎチャネル薄膜トランジ
スタでは通常の多結晶Ｓｉ膜を能動層とした場合の特性
が若干残っており、ｐチャネル薄膜トランジスタでは単
結晶Ｓｉ基板を用いた場合の特性が若干現れているが、
電流依存性自体は共に小さい。
スタでは通常の多結晶Ｓｉ膜を能動層とした場合の特性
が若干残っており、ｐチャネル薄膜トランジスタでは単
結晶Ｓｉ基板を用いた場合の特性が若干現れているが、
電流依存性自体は共に小さい。
従って、第１図に示した本実施例では、ｎチャネル薄膜
トランジスタとｐチャネル薄膜トランジスタとで電流の
温度依存性が相殺され、全体の抵抗値の温度依存性が非
常に小さい。
トランジスタとｐチャネル薄膜トランジスタとで電流の
温度依存性が相殺され、全体の抵抗値の温度依存性が非
常に小さい。
また、薄膜トランジスタの能動層を構成している樹枝状
多結晶Ｓｉ膜の膜厚を薄くする程、単位面積当りの見掛
のトラップが少なくなるので、抵抗値の温度依存性を小
さくするのに効果的である。
多結晶Ｓｉ膜の膜厚を薄くする程、単位面積当りの見掛
のトラップが少なくなるので、抵抗値の温度依存性を小
さくするのに効果的である。
以上の様な本実施例の抵抗体の抵抗値を調整するには、
例えば、ゲート長を一定にしておき、ゲート幅を変動さ
せることによって行う。
例えば、ゲート長を一定にしておき、ゲート幅を変動さ
せることによって行う。
なお、ハイポーラデバイスではその製造プロセス中に薄
膜トランジスタの製造プロセスを含んでいないのでこの
プロセスを追加する必要があるが、ＭＯＳ−ＳＲＡＭ等
の様に元々薄膜トランジスタの製造プロセスを含んでい
る場合はプロセスは従来通りでよい。
膜トランジスタの製造プロセスを含んでいないのでこの
プロセスを追加する必要があるが、ＭＯＳ−ＳＲＡＭ等
の様に元々薄膜トランジスタの製造プロセスを含んでい
る場合はプロセスは従来通りでよい。
本発明による抵抗体では、ｎチャネル薄膜トランジスタ
とｐチャネル薄膜トランジスタとで電流の温度依存性が
相殺されるので、抵抗値の温度依存性が小さい。
とｐチャネル薄膜トランジスタとで電流の温度依存性が
相殺されるので、抵抗値の温度依存性が小さい。
第１図は本発明の実施例の回路図、第２図は樹枝状多結
晶Ｓｉ膜を能動層とするｎチャネル及びｐチャネル薄膜
トランジスタの電流の温度依存特性を示すグラフである
。
晶Ｓｉ膜を能動層とするｎチャネル及びｐチャネル薄膜
トランジスタの電流の温度依存特性を示すグラフである
。
Claims (1)
- 電流の温度依存特性が互いに逆であるｎチャネル薄膜ト
ランジスタとｐチャネル薄膜トランジスタとが接続され
て成る抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275A JP2881894B2 (ja) | 1990-01-22 | 1990-01-22 | 抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275A JP2881894B2 (ja) | 1990-01-22 | 1990-01-22 | 抵抗体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03217053A true JPH03217053A (ja) | 1991-09-24 |
| JP2881894B2 JP2881894B2 (ja) | 1999-04-12 |
Family
ID=11800817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012275A Expired - Lifetime JP2881894B2 (ja) | 1990-01-22 | 1990-01-22 | 抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881894B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595648A1 (en) * | 1992-10-30 | 1994-05-04 | Sharp Kabushiki Kaisha | A thin-film transistor circuit having a load device and a driver transistor and a method of producing the same |
-
1990
- 1990-01-22 JP JP2012275A patent/JP2881894B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0595648A1 (en) * | 1992-10-30 | 1994-05-04 | Sharp Kabushiki Kaisha | A thin-film transistor circuit having a load device and a driver transistor and a method of producing the same |
| US5471070A (en) * | 1992-10-30 | 1995-11-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2881894B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020063292A1 (en) | CMOS fabrication process utilizing special transistor orientation | |
| JP2001044438A (ja) | Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JPH03263367A (ja) | 半導体装置及びその製造方法 | |
| US5448093A (en) | Micro MIS type FET and manufacturing process therefor | |
| JPH03217053A (ja) | 抵抗体 | |
| CN105977291A (zh) | 半导体装置和形成该半导体装置的方法 | |
| JPS6276550A (ja) | 半導体装置 | |
| JPH04181779A (ja) | 薄膜トランジスタ | |
| JPS60136262A (ja) | 電界効果型トランジスタ | |
| EP0056904B1 (en) | High electron mobility single heterojunction semiconductor devices and methods of production of such devices | |
| US6437403B1 (en) | Semiconductor device | |
| JP3097673B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS6313378A (ja) | 半導体装置およびその製造方法 | |
| JP3146504B2 (ja) | 半導体電子回路 | |
| JPH03291972A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0427153A (ja) | 半導体集積回路装置 | |
| JPH0226074A (ja) | 半導体装置 | |
| JPS62254459A (ja) | 半導体装置およびその製造方法 | |
| JPS5916361A (ja) | 半導体装置の製造方法 | |
| JPH0536902A (ja) | 半導体装置 | |
| JPS63142865A (ja) | 半導体装置の製造方法 | |
| JPH01297852A (ja) | 半導体装置 | |
| JPS58178569A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |