JPH03217116A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH03217116A JPH03217116A JP2014139A JP1413990A JPH03217116A JP H03217116 A JPH03217116 A JP H03217116A JP 2014139 A JP2014139 A JP 2014139A JP 1413990 A JP1413990 A JP 1413990A JP H03217116 A JPH03217116 A JP H03217116A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- supply voltage
- signal
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は同一半導体基板内の信号電圧レベルを変更する
ためのレベルシフト回路に関するものである。
ためのレベルシフト回路に関するものである。
従来の技術
電圧レベルの変換が必要な信号において、その静的状態
で消費電流が大きいことは、半導体装置の性能を著しく
低下させる。従って、その静的状態での電流をいかに抑
えるかということが、半導体装置にとって重要である。
で消費電流が大きいことは、半導体装置の性能を著しく
低下させる。従って、その静的状態での電流をいかに抑
えるかということが、半導体装置にとって重要である。
以下、従来の信号電圧のレベルシフト回路について説明
する。
する。
第３図は従来の信号電圧のレベルシフト回路の具体例で
ある。
ある。
この回路は、Ｐチャンネルトランジスタ１．３とＮチャ
ンネルトランジスタ２，４で構成され、トランジスタ１
．２のゲートには入力信号１０が入力され、トランジス
タ１．２のドレインとトランジスタ３，４のゲートは信
号線１１で結ばれ、トランジスタ３．４のドレインから
出力信号１２が出力される。このとき、トランジスタ１
のソースにはＶＬ，｝ランジスタ３のソースにはＶＨが
印加されているとする（ Ｖ ｏ ＞ Ｖ Ｌ ）。
ンネルトランジスタ２，４で構成され、トランジスタ１
．２のゲートには入力信号１０が入力され、トランジス
タ１．２のドレインとトランジスタ３，４のゲートは信
号線１１で結ばれ、トランジスタ３．４のドレインから
出力信号１２が出力される。このとき、トランジスタ１
のソースにはＶＬ，｝ランジスタ３のソースにはＶＨが
印加されているとする（ Ｖ ｏ ＞ Ｖ Ｌ ）。
入力信号１０がＶＬであるとき、トランジスタ１．４は
オフし、トランジスタ２．３はオンするため、出力信号
１２はＶｏとなる。
オフし、トランジスタ２．３はオンするため、出力信号
１２はＶｏとなる。
次に、入力信号１０がＯになると、トランジスタ１はオ
ン、トランジスタ２はオフするため、信号線１１にはＶ
ｔが出力される。このときトランジスタ３．４はともに
オンするが、電流の差によって、出力信号ｌ２は０とな
る。
ン、トランジスタ２はオフするため、信号線１１にはＶ
ｔが出力される。このときトランジスタ３．４はともに
オンするが、電流の差によって、出力信号ｌ２は０とな
る。
発明が解決しようとする課題
しかしながら、上記従来の構成では、高電源電圧側のト
ランジスタのゲートに低電源電圧の信号が印加されたと
き、静的状態でも貫通電流が流れてしまうという問題が
あった。
ランジスタのゲートに低電源電圧の信号が印加されたと
き、静的状態でも貫通電流が流れてしまうという問題が
あった。
本発明は上記従来の問題点を解決するもので、静的状態
では消費電流を最小にすることのできるレベルシフト回
路を提供することを目的とする。
では消費電流を最小にすることのできるレベルシフト回
路を提供することを目的とする。
課題を解決するための手段
この目的を解決するために本発明のレベルシフト回路は
、低電源電圧を出力するＮチャンネルトランジスタと低
電源電圧を高電源電圧に昇圧する昇圧回路を備えている
。
、低電源電圧を出力するＮチャンネルトランジスタと低
電源電圧を高電源電圧に昇圧する昇圧回路を備えている
。
作用
この構成によって、Ｎチャンネルトランジスタと昇圧回
路が、低電源電圧の信号を高電源電圧に昇圧するため、
消費電流を最小にすることができる。
路が、低電源電圧の信号を高電源電圧に昇圧するため、
消費電流を最小にすることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明のレベルシフト回路の具体例である。
この回路は、入力信号１０を入力とする低電源電圧動作
のインバータ５と、インバータ５の出力を入力とし低電
源電圧を信号線１１に出力するＮチャンネルトランジス
タ６と、信号線１１を低電源電圧から高電源電圧に昇圧
する昇圧回路７から構成される。昇圧回路７はＰチャン
ネルトランジスタ７１とインバータ７２から構成される
。なお、Ｐチャンネルトランジスタ３、Ｎチャンネルト
ランジスタ２，４は従来例の構成と同じである。トラン
ジスタ２のゲートには入力信号１０が入力され、トラン
ジスタ２，６のドレインとトランジスタ３，４のゲート
は信号線１１で結ばれ、トランジスタ３．４のドレイン
から出力信号１２が出力される。このとき、低電源電圧
をＶＬｓ高電源電圧をＶＨとする。
のインバータ５と、インバータ５の出力を入力とし低電
源電圧を信号線１１に出力するＮチャンネルトランジス
タ６と、信号線１１を低電源電圧から高電源電圧に昇圧
する昇圧回路７から構成される。昇圧回路７はＰチャン
ネルトランジスタ７１とインバータ７２から構成される
。なお、Ｐチャンネルトランジスタ３、Ｎチャンネルト
ランジスタ２，４は従来例の構成と同じである。トラン
ジスタ２のゲートには入力信号１０が入力され、トラン
ジスタ２，６のドレインとトランジスタ３，４のゲート
は信号線１１で結ばれ、トランジスタ３．４のドレイン
から出力信号１２が出力される。このとき、低電源電圧
をＶＬｓ高電源電圧をＶＨとする。
以上のように構成された本実施例のレベルシフト回路に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
入力信号１０がＶＬであったとき、トランジスタ４．６
はオフし、トランジスタ２．３はオフするため、信号線
１１は０となり、昇圧回路７は動作せず、出力信号１２
はｖＨとなる。
はオフし、トランジスタ２．３はオフするため、信号線
１１は０となり、昇圧回路７は動作せず、出力信号１２
はｖＨとなる。
次に入力信号１０が０になると、トランジスタ６はオン
、トランジスタ２はオフするため、信号線１１にはＶｔ
が出力される。信号線１１の電圧レベルＭＬは、昇圧回
路７によって昇圧され、ｖＨとなる。その結果、トラン
ジスタ３はオフし、トランジスタ４がオンするため、出
力信号１２は０となる。
、トランジスタ２はオフするため、信号線１１にはＶｔ
が出力される。信号線１１の電圧レベルＭＬは、昇圧回
路７によって昇圧され、ｖＨとなる。その結果、トラン
ジスタ３はオフし、トランジスタ４がオンするため、出
力信号１２は０となる。
以上のように本実施例によれば、信号線１１に昇圧回路
７を接続したため、トランジスタ３のゲートに低電源電
圧レベルＶＬが静的状態で印加されることがない。さら
に信号線１１がＶＨに昇圧されたとき、トランジスタ６
はオフするため、信号線１１から、低電圧源に電流は流
れない。従って、静的状態となったとき、貫通電流が流
れないため、消費電流を最小とすることができる。
７を接続したため、トランジスタ３のゲートに低電源電
圧レベルＶＬが静的状態で印加されることがない。さら
に信号線１１がＶＨに昇圧されたとき、トランジスタ６
はオフするため、信号線１１から、低電圧源に電流は流
れない。従って、静的状態となったとき、貫通電流が流
れないため、消費電流を最小とすることができる。
なお、第２図に示すように、昇圧回路７の構成５
を、出力信号１２をゲート入力とするＰチャンネルトラ
ンジスタ７１としてもよい。
ンジスタ７１としてもよい。
発明の効果
本発明は、信号電圧の昇圧回路と昇圧によって生じる電
流の逆流を防ぐＮチャンネルトランジスタを設けること
により、消費電流を最小にすることのできる優れたレベ
ルシフト回路を実現できるものである。
流の逆流を防ぐＮチャンネルトランジスタを設けること
により、消費電流を最小にすることのできる優れたレベ
ルシフト回路を実現できるものである。
路の回路図である。
１・・・・・・Ｐチャンネルトランジスタ、２・・・・
・・Ｎチャンネルトランジスタ、３・・・・・・Ｐチャ
ンネルトランジスタ、４・・・・・・Ｎチャンネルトラ
ンジスタ、５・・・・・・インパータ、６・・・・・・
Ｎチャンネルトランジスタ、７・・・・・・昇圧回路、
１０・・・・・・入力信号、１１・・・・・・信号線、
１２・・・・・・出力信号、７１・・・・・・Ｐチャン
ネルトランジスタ、７２・・・・・・インバータ。
・・Ｎチャンネルトランジスタ、３・・・・・・Ｐチャ
ンネルトランジスタ、４・・・・・・Ｎチャンネルトラ
ンジスタ、５・・・・・・インパータ、６・・・・・・
Ｎチャンネルトランジスタ、７・・・・・・昇圧回路、
１０・・・・・・入力信号、１１・・・・・・信号線、
１２・・・・・・出力信号、７１・・・・・・Ｐチャン
ネルトランジスタ、７２・・・・・・インバータ。
Claims (1)
- 低電源電圧レベルを出力するＮチャンネルトランジスタ
とその低電源電圧レベルの信号を高電源電圧レベルに昇
圧する昇圧回路を備えたレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014139A JPH03217116A (ja) | 1990-01-23 | 1990-01-23 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014139A JPH03217116A (ja) | 1990-01-23 | 1990-01-23 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217116A true JPH03217116A (ja) | 1991-09-24 |
Family
ID=11852817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014139A Pending JPH03217116A (ja) | 1990-01-23 | 1990-01-23 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113594A (ja) * | 1990-08-31 | 1992-04-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
-
1990
- 1990-01-23 JP JP2014139A patent/JPH03217116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113594A (ja) * | 1990-08-31 | 1992-04-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| JPH0382151A (ja) | Ｍｏｓ型半導体集積回路 | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JPH04284021A (ja) | 出力回路 | |
| KR970001697B1 (ko) | 레벨 변환 회로 | |
| KR970067337A (ko) | 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로 | |
| JPH03217116A (ja) | レベルシフト回路 | |
| JP4048232B2 (ja) | レベルシフト回路 | |
| KR960042746A (ko) | 반도체 메모리장치의 다이나믹 레벨 컨버터 | |
| JPS6221324A (ja) | 論理集積回路 | |
| JP3211830B2 (ja) | Ｃｍｏｓレベル・シフタ回路 | |
| JPS62276921A (ja) | ドライバ−回路 | |
| KR200329174Y1 (ko) | 저 전력 소비형 버퍼 | |
| JPH03201620A (ja) | レベルシフト回路 | |
| JPH05108562A (ja) | 半導体集積回路装置 | |
| JPH0225108A (ja) | 半導体集積回路 | |
| JPS63250911A (ja) | 半導体集積回路装置 | |
| JPH0461417A (ja) | 半導体集積回路装置 | |
| JPH0590913A (ja) | ダイナミツク型フリツプフロツプ回路 | |
| JPH03234119A (ja) | 半導体集積回路 | |
| KR19980015391A (ko) | 반도체 장치의 레벨쉬프터 | |
| JPH0157536B2 (ja) | ||
| JPH0435413A (ja) | 低インピーダンス出力回路 |