JPH03217123A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH03217123A JPH03217123A JP2013232A JP1323290A JPH03217123A JP H03217123 A JPH03217123 A JP H03217123A JP 2013232 A JP2013232 A JP 2013232A JP 1323290 A JP1323290 A JP 1323290A JP H03217123 A JPH03217123 A JP H03217123A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は位相同期回路に関するものであり、特にループ
フィルタに関するものである。
フィルタに関するものである。
［従来の技術］
第２図は従来の位相同期回路を示すブロック図である。
図において１は位相誤差検出を行う位相比較器、２はル
ープフィルタ、３は電圧制御発振器、４は入力信号、５
は出力信号、６は位相誤差信号、７は発振制御信号であ
る。
ープフィルタ、３は電圧制御発振器、４は入力信号、５
は出力信号、６は位相誤差信号、７は発振制御信号であ
る。
第２図において、入力信号４と出力信号５とが位相誤差
検出され位相誤差信号６が出力される。
検出され位相誤差信号６が出力される。
その位相誤差信号６はループフィルタ２により発振制御
信号７に変換される。出力信号５は位相比較器１に入力
されており、本回路は入力信号４と出力信号５の位相が
一致するとロックされる。
信号７に変換される。出力信号５は位相比較器１に入力
されており、本回路は入力信号４と出力信号５の位相が
一致するとロックされる。
［発明が解決しようとする課題］
ところで、従来の位相同期回路では入力信号が入力され
なくなると位相比較器は位相遅れを検出するようになり
、その結果発振制御信号は電圧制御発振器の周波数を遅
くする。この状態において入力信号が入力された場合、
周波数同期を行うとともに位相同期を行わなければなら
ないため口ックインに時間がかかるという問題点を有し
ていた。
なくなると位相比較器は位相遅れを検出するようになり
、その結果発振制御信号は電圧制御発振器の周波数を遅
くする。この状態において入力信号が入力された場合、
周波数同期を行うとともに位相同期を行わなければなら
ないため口ックインに時間がかかるという問題点を有し
ていた。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは速やかにロックインすることがで
きる位相同期回路を提供することにある。
の目的とするところは速やかにロックインすることがで
きる位相同期回路を提供することにある。
［！１１１１１を解決するための手段］本発明の位相同
期回路は、 入力信号が入力されてから一定時間内に次の入力信号が
入力されたかどうかを検出する信号入力検出回路と、前
記信号入力検出回路の出力信号により入力信号と基準ク
ロック信号の何れか一方を選択する選択回路を具備し、
前記選択回路の出力信号と電圧制御発振器の出力信号と
の位相誤差検出した検出結果をループフィルタに入力し
、前記ループフィルタによって前記電圧制御発振器の発
振を制御することを特徴とする。
期回路は、 入力信号が入力されてから一定時間内に次の入力信号が
入力されたかどうかを検出する信号入力検出回路と、前
記信号入力検出回路の出力信号により入力信号と基準ク
ロック信号の何れか一方を選択する選択回路を具備し、
前記選択回路の出力信号と電圧制御発振器の出力信号と
の位相誤差検出した検出結果をループフィルタに入力し
、前記ループフィルタによって前記電圧制御発振器の発
振を制御することを特徴とする。
［実施例］
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例に於ける位相同期回路である
。図において先の第２図と同一部に同一符号を付す。ま
た、８は基準クロック信号、９は入力信号４と基準クロ
ック８の一方を選択する選択回路、１０は入力信号４が
一定時間内に入力されたかどうかを検出する信号入力検
出回路、１１は信号入力検出回路１０の出力で選択回路
９の出力を切り換える切り換え信号である。
。図において先の第２図と同一部に同一符号を付す。ま
た、８は基準クロック信号、９は入力信号４と基準クロ
ック８の一方を選択する選択回路、１０は入力信号４が
一定時間内に入力されたかどうかを検出する信号入力検
出回路、１１は信号入力検出回路１０の出力で選択回路
９の出力を切り換える切り換え信号である。
いま、信号入力検出回路１０で設定された時間より短い
時間間隔の入力信号４が入力されていたとする。信号入
力検出回路１０は信号が人力されていることを検出し、
選択回路９の出力は切り換え信号１１により入力信号４
が出力される。従って、位相比較器１においては入力信
号４と出力信号５とが位相比較され位相が一致するとロ
ックされる。
時間間隔の入力信号４が入力されていたとする。信号入
力検出回路１０は信号が人力されていることを検出し、
選択回路９の出力は切り換え信号１１により入力信号４
が出力される。従って、位相比較器１においては入力信
号４と出力信号５とが位相比較され位相が一致するとロ
ックされる。
次に、上記の状態から入力信号４が入力されなくなった
とする。信号入力検出回路１０は一定時間信号が入力さ
れないことを検出し、選択回路９の出力は切り換え信号
１１により入力信号４がら基準クロック８に切り換わる
。従って、位相比較器１においては基準クロック８と出
力信号５とが位相比較され位相が一致するとロックされ
る。
とする。信号入力検出回路１０は一定時間信号が入力さ
れないことを検出し、選択回路９の出力は切り換え信号
１１により入力信号４がら基準クロック８に切り換わる
。従って、位相比較器１においては基準クロック８と出
力信号５とが位相比較され位相が一致するとロックされ
る。
次に、上記状態から再度入力信号４が入力されたとする
。信号入力検出回路１０は信号が入力されたことを検出
し、選択回路９の出力は切り換え信号１１により入力信
号４に切り換わる。従って、位相比較器１においては入
力信号４と出力信号５とが位相比較され位相が一致する
とロックされる。
。信号入力検出回路１０は信号が入力されたことを検出
し、選択回路９の出力は切り換え信号１１により入力信
号４に切り換わる。従って、位相比較器１においては入
力信号４と出力信号５とが位相比較され位相が一致する
とロックされる。
ここで、基準クロック８のクロック周波数を入力信号４
の周波数と同じに設定しておけば、再度入力信号４が入
力された場合、周波数同期の必要は少なく位相同期を行
えばよい。このためロックインにかかる時間は短くて済
み速やかにロックインすることが可能となる。
の周波数と同じに設定しておけば、再度入力信号４が入
力された場合、周波数同期の必要は少なく位相同期を行
えばよい。このためロックインにかかる時間は短くて済
み速やかにロックインすることが可能となる。
［発明の効果］
以上述べたよう番こ、本発明によれば入力信号が入力さ
れない場合、位相同期回路は基準クロックに同期がとら
れているため入力信号が再度入力された場合、速やかに
ロックインすることができるという効果を有する。
れない場合、位相同期回路は基準クロックに同期がとら
れているため入力信号が再度入力された場合、速やかに
ロックインすることができるという効果を有する。
第１図は本発明の一実施例を示す回路構成図。
第２図は従来の位相同期回路の回路構成図。
１・・・位相比較器
２・・・ループフィルタ
３・・・電圧制御発振器
４・・・入力信号
５・・・出力信号
６・・・位相誤差信号
７・・・発振制御信号
８・・・基準クロック
９・・・選択回路
１０・・・信号入力検出回路
１１・・・切り換え信号
以 上
Claims (1)
- 入力信号が入力されてから一定時間内に次の入力信号が
入力されたかどうかを検出する信号入力検出回路と、前
記信号入力検出回路の出力信号により入力信号と基準ク
ロック信号の何れか一方を選択する選択回路を具備し、
前記選択回路の出力信号と電圧制御発振器の出力信号と
の位相誤差検出した検出結果をループフィルタに入力し
、前記ループフィルタによって前記電圧制御発振器の発
振を制御することを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013232A JPH03217123A (ja) | 1990-01-23 | 1990-01-23 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013232A JPH03217123A (ja) | 1990-01-23 | 1990-01-23 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217123A true JPH03217123A (ja) | 1991-09-24 |
Family
ID=11827443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013232A Pending JPH03217123A (ja) | 1990-01-23 | 1990-01-23 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217123A (ja) |
-
1990
- 1990-01-23 JP JP2013232A patent/JPH03217123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249188B1 (en) | Error-suppressing phase comparator | |
| JPH03217123A (ja) | 位相同期回路 | |
| KR880014744A (ko) | 위상 고정 루프 | |
| JPS6339209A (ja) | 同期回路 | |
| JPH0379888B2 (ja) | ||
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH0330518A (ja) | 位相同期発振器 | |
| JPS60165830A (ja) | 位相同期装置 | |
| JPS61214868A (ja) | Ｐｌｌ回路 | |
| JP2669060B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH03182119A (ja) | Ｐｌｌロック検出回路 | |
| JPH04360417A (ja) | Ｐｌｌ回路 | |
| JPH02124638A (ja) | シンセサイズド信号発生装置 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH0817357B2 (ja) | 位相同期回路 | |
| JPH04334127A (ja) | 位相同期回路 | |
| JPS5989036A (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH02145020A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH0787367B2 (ja) | 半導体集積回路 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPS63110817A (ja) | 位相同期回路 |