JPH03218034A - 半導体素子実装用基板 - Google Patents
半導体素子実装用基板Info
- Publication number
- JPH03218034A JPH03218034A JP2013412A JP1341290A JPH03218034A JP H03218034 A JPH03218034 A JP H03218034A JP 2013412 A JP2013412 A JP 2013412A JP 1341290 A JP1341290 A JP 1341290A JP H03218034 A JPH03218034 A JP H03218034A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bumps
- substrate
- board
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07221—Aligning
- H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣチップ等の半導体素子が実装される半導
体素子実装用基板に関する。
体素子実装用基板に関する。
ＩＣ等の半導体素子を基板上に実装する場合に、半導体
素子の電極パッド上に凸状のバンプを形成し、このバン
プを基板上に形成されている電極端子上に直接接続する
ことが行われている。
素子の電極パッド上に凸状のバンプを形成し、このバン
プを基板上に形成されている電極端子上に直接接続する
ことが行われている。
基板上の電極端子は、従来、平坦に形成されていた。こ
のため、半導体素子上のバンプを基板上の電極端子に正
確に位置合せしなければ、バンプ材料が電極端子の周辺
部にはみ出し、隣接する電極端子同士を短絡させるおそ
れがあった。
のため、半導体素子上のバンプを基板上の電極端子に正
確に位置合せしなければ、バンプ材料が電極端子の周辺
部にはみ出し、隣接する電極端子同士を短絡させるおそ
れがあった。
また、半導体素子の集積度が高くなるほど、基板上に形
成される電極端子のサイズ及びピッチ間隔は小さくなる
。このため、高集積化が進むほどバンプと電極端子とを
非常に高い精度で位置合せする必要が生ずる。
成される電極端子のサイズ及びピッチ間隔は小さくなる
。このため、高集積化が進むほどバンプと電極端子とを
非常に高い精度で位置合せする必要が生ずる。
しかし、そのような高い精度での位置合せには、それな
りの時間が必要であり、実装に要する時間が長くなると
共に、高精度で高価な位置合せ装置を必要とする。この
ため、実装コストが高いものとなっていた。
りの時間が必要であり、実装に要する時間が長くなると
共に、高精度で高価な位置合せ装置を必要とする。この
ため、実装コストが高いものとなっていた。
そこで、上述の事情に鑑み、本発明は実装に要する時間
を短縮すると共に、実装コストを低減することを目的と
している。
を短縮すると共に、実装コストを低減することを目的と
している。
上述の目的を達成するため、本発明による半導体素子実
装用基板においては、基板上の電極端子に半導体素子上
のバンプの少なくとも頂部を受容する四部が形成されて
いることを特徴としている。
装用基板においては、基板上の電極端子に半導体素子上
のバンプの少なくとも頂部を受容する四部が形成されて
いることを特徴としている。
このようにすることにより、大まかな位置合せ後に半導
体素子を基板に押し付けるだけで、半導体素子上のバン
プが基板上の電極端子に対して正確に位置合せされる。
体素子を基板に押し付けるだけで、半導体素子上のバン
プが基板上の電極端子に対して正確に位置合せされる。
以下、本発明の実施例について第１図及び第２図を参照
しつつ、説明する。
しつつ、説明する。
第１図は本発明による半導体素子実装用基板とその電極
端子に対して大まかに位置合せされた半導体素子とを示
しており、第２図は実装後の状態を示している。
端子に対して大まかに位置合せされた半導体素子とを示
しており、第２図は実装後の状態を示している。
図示したように、半導体素子１にはその表面から突出し
て複数のバンプ２が形成されている。
て複数のバンプ２が形成されている。
他方、半導体素子１か実装される基板３には、半導体素
子１上のバンプ２に対応して複数の電極端子５が形成さ
れている。この電極端子５は、例えば次のようにして形
成される。まず、基板３の電極端子５が形成される部分
に窪みを形成する。
子１上のバンプ２に対応して複数の電極端子５が形成さ
れている。この電極端子５は、例えば次のようにして形
成される。まず、基板３の電極端子５が形成される部分
に窪みを形成する。
この窪みは半導体素子１上に形成されているバンプ２の
少なくとも頂部（図では下端部）を受容し得る程度の大
きさに形成される。そして、この窪みに選択的にメッキ
を施すなどして電極端子５が形成される。このようにし
て形成された電極端子５は、その表面にバンプ２の少な
くとも頂部を受容する凹部４を有している。なお、この
凹部４の最も深い位置（最も低い位置）に電極端子５の
中心が一致していることが好ましい。
少なくとも頂部（図では下端部）を受容し得る程度の大
きさに形成される。そして、この窪みに選択的にメッキ
を施すなどして電極端子５が形成される。このようにし
て形成された電極端子５は、その表面にバンプ２の少な
くとも頂部を受容する凹部４を有している。なお、この
凹部４の最も深い位置（最も低い位置）に電極端子５の
中心が一致していることが好ましい。
このように形成された基板３に対して、半導体素子１を
実装する場合、半導体素子１上のバンプ２と基板３上の
電極端子５との位置合せが図示しない位置合せ装置によ
り行われるが、この位置合せは、第１図に示したように
、バンプ２の頂部が電極端子５の凹部４内からはみ出さ
ない程度の大まかな位置合せで足りる。なぜなら、バン
プ２の頂部が電極端子５の四部４内に納まる範囲内に位
置合せされていれば、この位置合せの後に半導体素子１
を基板３に対して軽く押し付けることにより、第２図に
示したように、バンプ２は電極端子５の四部４の表面に
沿って案内されて電極端子５の中央部に自動的に移動し
、バンプ２と電極端子５とが互いに正確に位置合せされ
るからである。
実装する場合、半導体素子１上のバンプ２と基板３上の
電極端子５との位置合せが図示しない位置合せ装置によ
り行われるが、この位置合せは、第１図に示したように
、バンプ２の頂部が電極端子５の凹部４内からはみ出さ
ない程度の大まかな位置合せで足りる。なぜなら、バン
プ２の頂部が電極端子５の四部４内に納まる範囲内に位
置合せされていれば、この位置合せの後に半導体素子１
を基板３に対して軽く押し付けることにより、第２図に
示したように、バンプ２は電極端子５の四部４の表面に
沿って案内されて電極端子５の中央部に自動的に移動し
、バンプ２と電極端子５とが互いに正確に位置合せされ
るからである。
このようにして正確な位置合せが行われた後、基板３を
加熱してバンプ２を溶融し、バンプ２と電極端子５とが
互いに接続される。このように、バンプ２を溶融させる
場合には、溶融したバンプ材の表面張力がバンプ２の形
成されている半導体素子１上の電極パッド（図示せず）
と基板３上の電極端子５との間で、バンプ材の表面積を
できるだけ小さくする方向に作用する。したがって、こ
の表面張力はバンプ２が形成されている半導体素子１上
の各電極パッドと基板３上の各電極端子５との総合的な
位置ズレを最も小さくする方向に作用し、半導体素子１
は各バンプ材の表面張力が互いに釣り合う位置に誘導さ
れる。すなわち、この表面張力によって、より一層正確
な位置合せが自動的に行われるのである。なお、電極端
子に予備ハンダを施しておき、これをリフローした場合
にも、溶融したハンダの表面張力が同様に作用する。
加熱してバンプ２を溶融し、バンプ２と電極端子５とが
互いに接続される。このように、バンプ２を溶融させる
場合には、溶融したバンプ材の表面張力がバンプ２の形
成されている半導体素子１上の電極パッド（図示せず）
と基板３上の電極端子５との間で、バンプ材の表面積を
できるだけ小さくする方向に作用する。したがって、こ
の表面張力はバンプ２が形成されている半導体素子１上
の各電極パッドと基板３上の各電極端子５との総合的な
位置ズレを最も小さくする方向に作用し、半導体素子１
は各バンプ材の表面張力が互いに釣り合う位置に誘導さ
れる。すなわち、この表面張力によって、より一層正確
な位置合せが自動的に行われるのである。なお、電極端
子に予備ハンダを施しておき、これをリフローした場合
にも、溶融したハンダの表面張力が同様に作用する。
なお、バンプ２を溶融させる代わりに、硬化すると収縮
する絶縁性の接着剤を半導体素子１と基板３の相互間に
充填し、接着剤の硬化収縮力でバンプ２を電極端子５に
押し付け、バンプ２と電極端子５相互間の電気的導通を
とるようにしてもよい。
する絶縁性の接着剤を半導体素子１と基板３の相互間に
充填し、接着剤の硬化収縮力でバンプ２を電極端子５に
押し付け、バンプ２と電極端子５相互間の電気的導通を
とるようにしてもよい。
半導体素子１上に形成されるバンプ２のサイズを直径８
０μｍ１高さ約３０μｍとし、また、基板３上の電極端
子５のサイズを直径１００μｍ１その凹部４の外径を電
極端子の直径とほぼ等しくし、その四部４の深さを約１
０μｍとして、半導体素子１を基板３に実装した。この
場合に、実装後のバンプ２と電極端子５の位置ズレを±
１０μｍ以内に納めるために、位置合せ装置に要求され
る位置合せ精度は±５０μｍであった。これに対して、
上述の例と同寸法の平坦な電極端子が形成された従来の
基板に、上述した例と同じ半導体素子を実装したところ
、位置合せ装置に同様に要求される精度は±１０μｍで
あった。この結果を下表に示す。
０μｍ１高さ約３０μｍとし、また、基板３上の電極端
子５のサイズを直径１００μｍ１その凹部４の外径を電
極端子の直径とほぼ等しくし、その四部４の深さを約１
０μｍとして、半導体素子１を基板３に実装した。この
場合に、実装後のバンプ２と電極端子５の位置ズレを±
１０μｍ以内に納めるために、位置合せ装置に要求され
る位置合せ精度は±５０μｍであった。これに対して、
上述の例と同寸法の平坦な電極端子が形成された従来の
基板に、上述した例と同じ半導体素子を実装したところ
、位置合せ装置に同様に要求される精度は±１０μｍで
あった。この結果を下表に示す。
以上説明したように、本発明によれば従来のように高精
度で高価な位置合せ装置を必要とせず、比較的安価な位
置合せ装置を用いることができる。
度で高価な位置合せ装置を必要とせず、比較的安価な位
置合せ装置を用いることができる。
また、位置合せ装置による位置合せは、大まかなもので
足りるので、位置合せ装置による精密な位置合せを必要
としていた従来に比し、位置合せ装置による位置合せに
必要とされる時間が短くなる。
足りるので、位置合せ装置による精密な位置合せを必要
としていた従来に比し、位置合せ装置による位置合せに
必要とされる時間が短くなる。
したがって、実装に要する時間及びコストを低減するこ
とができる。
とができる。
第１図は本発明による半導体素子実装用基板とその電極
端子に対して大まかに位置合せされた半導体素子とを示
した図、第２図はそれらの実装後の状態を示した図であ
る。 １・・・半導体素子、２・・・バンプ、３・・・基板、
４・・・凹部、５・・・電極端子。
端子に対して大まかに位置合せされた半導体素子とを示
した図、第２図はそれらの実装後の状態を示した図であ
る。 １・・・半導体素子、２・・・バンプ、３・・・基板、
４・・・凹部、５・・・電極端子。
Claims (1)
- 【特許請求の範囲】 表面にバンプを有する半導体素子が実装される基板であ
って、 前記バンプが接続される電極端子を有しており、前記電
極端子には前記バンプの少なくとも頂部を受容する凹部
が形成されていることを特徴とする半導体素子実装用基
板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013412A JPH03218034A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子実装用基板 |
| AU69822/91A AU645283B2 (en) | 1990-01-23 | 1991-01-22 | Substrate for packaging a semiconductor device |
| CA002034703A CA2034703A1 (en) | 1990-01-23 | 1991-01-22 | Substrate for packaging a semiconductor device |
| US07/644,587 US5214308A (en) | 1990-01-23 | 1991-01-23 | Substrate for packaging a semiconductor device |
| EP91100818A EP0439134A2 (en) | 1990-01-23 | 1991-01-23 | Substrate for packaging a semiconductor device, packaging structure and method |
| KR91001104A KR950001365B1 (en) | 1990-01-23 | 1991-01-23 | Substrate for packaging a semiconductor device, packaging structure and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013412A JPH03218034A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218034A true JPH03218034A (ja) | 1991-09-25 |
Family
ID=11832423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013412A Pending JPH03218034A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8503025B2 (en) | 2009-03-18 | 2013-08-06 | Ricoh Company, Limited | Image processing apparatus, image processing method, and computer program product |
| US9837657B2 (en) | 2014-12-11 | 2017-12-05 | Toyota Jidosha Kabushiki Kaisha | Assembled battery |
-
1990
- 1990-01-23 JP JP2013412A patent/JPH03218034A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8503025B2 (en) | 2009-03-18 | 2013-08-06 | Ricoh Company, Limited | Image processing apparatus, image processing method, and computer program product |
| US9837657B2 (en) | 2014-12-11 | 2017-12-05 | Toyota Jidosha Kabushiki Kaisha | Assembled battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214308A (en) | Substrate for packaging a semiconductor device | |
| US6662440B1 (en) | Z-axis electrical contact for microelectric devices | |
| US5436503A (en) | Semiconductor device and method of manufacturing the same | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100193195B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19990036235A (ko) | 반도체 소자의 실장 방법 | |
| US6593652B2 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| KR100520080B1 (ko) | 반도체칩 표면실장방법 | |
| JPH03218034A (ja) | 半導体素子実装用基板 | |
| JPH08203956A (ja) | 電子部品の製造方法及び電子部品 | |
| JPH03218039A (ja) | 半導体素子の実装方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JPH03218035A (ja) | 半導体素子実装用基板 | |
| JPH03218037A (ja) | 半導体素子実装用基板 | |
| KR100247508B1 (ko) | 플립칩용 반도체패키지 및 그 제조 방법 | |
| JPH03218036A (ja) | 半導体素子実装用基板 | |
| JP2001053109A (ja) | 半導体装置およびその製造方法 | |
| KR101716253B1 (ko) | 리버스 옵셋 인쇄공정을 이용한 플립칩 패키지 제조방법 및 이를 이용한 플립칩 패키지 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JP3487991B2 (ja) | 半導体装置 | |
| KR100309460B1 (ko) | 적층형칩사이즈패키지및그제조방법 | |
| JP2000165024A (ja) | 配線基板および電子部品ならびにそれらの接続方法 | |
| JPH0738251A (ja) | 電子部品の実装方法 |