JPH03218059A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03218059A JPH03218059A JP2014156A JP1415690A JPH03218059A JP H03218059 A JPH03218059 A JP H03218059A JP 2014156 A JP2014156 A JP 2014156A JP 1415690 A JP1415690 A JP 1415690A JP H03218059 A JPH03218059 A JP H03218059A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- resin
- chips
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数の半導体チップを同一容器内に内蔵した樹
脂封止型半導体装置に関するものである。
脂封止型半導体装置に関するものである。
従来の技術
従来の樹脂封止型半導体装置においては、一つの容器内
に１つの半導体チップが内蔵されている。
に１つの半導体チップが内蔵されている。
以下に従来の樹脂封止型半導体装置について説明する。
第３図は従来の樹脂封止型半導体装置の平面図であり１
は半導体チップ、２は半導体チップ１のグイパッド、３
，４はグイパッドをささえるプイッシュテールと呼ばれ
るささえ用リード（以下フィッシュテールと略す）、５
はリードである。
は半導体チップ、２は半導体チップ１のグイパッド、３
，４はグイパッドをささえるプイッシュテールと呼ばれ
るささえ用リード（以下フィッシュテールと略す）、５
はリードである。
又、第４図は従来の樹脂打止型半導体装置の外観図であ
り、６は封止樹脂、７はリードである。
り、６は封止樹脂、７はリードである。
以上のように構成された従来の樹脂封止型半導体装置に
ついて説明する。
ついて説明する。
従来の一例では一つの半導体チップ１を内蔵するために
一つのグイパッド２を有しており、このグイバッド２は
、樹脂封止するときに発生する応力に耐え得る様にフィ
ッシュテール３と４によってささえられている。
一つのグイパッド２を有しており、このグイバッド２は
、樹脂封止するときに発生する応力に耐え得る様にフィ
ッシュテール３と４によってささえられている。
発明が解決しようとする課題
上記に述べた従来の技術は、樹脂封止される半導体チッ
プが一つであるため、一つの半導体チップを内蔵する半
導体装置が持ち得る機能及び特性は内蔵している半導体
チップの製造工程によって、実現できる内容が制限され
る。
プが一つであるため、一つの半導体チップを内蔵する半
導体装置が持ち得る機能及び特性は内蔵している半導体
チップの製造工程によって、実現できる内容が制限され
る。
又．上記の欠点を克服するため従来からハイブＪット方
式の組立技術が考えられているが、この場合、セラミッ
クパッケージを用いており、コストが高い点、生産性が
低い点などの欠点があった。
式の組立技術が考えられているが、この場合、セラミッ
クパッケージを用いており、コストが高い点、生産性が
低い点などの欠点があった。
本発明は、上記従来の課題を解決するもので、一つの半
導体チップであるために困難だった機能及び特性の拡充
と、樹脂封正方式によってコストの低減を可能にした樹
脂封止型半導体装置を提供することを目的としている。
導体チップであるために困難だった機能及び特性の拡充
と、樹脂封正方式によってコストの低減を可能にした樹
脂封止型半導体装置を提供することを目的としている。
課題を解決するための手段
この目的を達成するために、本発明の樹脂封止型半導体
装置は複数の半導体チップを装着できるように複数のダ
イパッドを設け、このダイパッドに装着された複数の半
導体チップは、リードを介してワイヤーで接続できる構
造を有している。
装置は複数の半導体チップを装着できるように複数のダ
イパッドを設け、このダイパッドに装着された複数の半
導体チップは、リードを介してワイヤーで接続できる構
造を有している。
作用
この構成により、従来，持たせることが困難だった複数
チップの機能及び特性を、一つの樹脂封止型半導体装置
として容易に持たせることができる。
チップの機能及び特性を、一つの樹脂封止型半導体装置
として容易に持たせることができる。
実施例
以下に本発明の一実施例について図面を参照しながら説
明する。この実施例において、複数の半導体チップとは
、ＣＭＯＳ型のワンチップマイクロコンピュータ（以下
ＣＭＯＳチップと略す）とＭＮＯＳ型不輝発性′メモリ
ー（以下ＭＮＯＳチップと略す）の２つのチップを指す
。
明する。この実施例において、複数の半導体チップとは
、ＣＭＯＳ型のワンチップマイクロコンピュータ（以下
ＣＭＯＳチップと略す）とＭＮＯＳ型不輝発性′メモリ
ー（以下ＭＮＯＳチップと略す）の２つのチップを指す
。
第１図は本発明の第１の実施例の樹脂封止型半導体装置
の平面図である。第１図において、１１はＣＭＯＳチッ
プ、１２はＣＭＯＳチップ１１のダイパッド、１３はＭ
ＮＯＳチップ、ｌ４はＭＮＯＳチップ１３のダイパッド
、１５．１６はＣＭＯＳチップ１１のグイパッド１２を
ささえるリード、１７．１８はＭＮＯＳチップ１３のダ
イパッド１４をささえるリード、１９はＭＮＯＳチップ
１３のダイパッド１４をささえるプイッシュテールと呼
ばれるささえ用リード（以下ＭＮＯＳ側のフィッシュテ
ールと略す）、２０は１９と類似したＣＭＯＳ個のフィ
ッシュテール、２１は形状に特徴をもったリード、２２
は従来と同様のリード２３はＣＭＯＳチップ１１内の端
子、２４はＭＮＯＳチップ１３内の端子、２５．２６は
ワイヤーである。
の平面図である。第１図において、１１はＣＭＯＳチッ
プ、１２はＣＭＯＳチップ１１のダイパッド、１３はＭ
ＮＯＳチップ、ｌ４はＭＮＯＳチップ１３のダイパッド
、１５．１６はＣＭＯＳチップ１１のグイパッド１２を
ささえるリード、１７．１８はＭＮＯＳチップ１３のダ
イパッド１４をささえるリード、１９はＭＮＯＳチップ
１３のダイパッド１４をささえるプイッシュテールと呼
ばれるささえ用リード（以下ＭＮＯＳ側のフィッシュテ
ールと略す）、２０は１９と類似したＣＭＯＳ個のフィ
ッシュテール、２１は形状に特徴をもったリード、２２
は従来と同様のリード２３はＣＭＯＳチップ１１内の端
子、２４はＭＮＯＳチップ１３内の端子、２５．２６は
ワイヤーである。
第４図は従来の樹脂封止型半導体装置の外観図の一例で
あるが、本発明の一実施例の樹脂封止型半導体装置も同
様の外観図である。
あるが、本発明の一実施例の樹脂封止型半導体装置も同
様の外観図である。
以上のように構成された本実施例について説明する。
本実施例の特徴となる第一点は、ＣＭＯＳチップ１１の
ダイパッド１２とＭＮＯＳチップ１３のダイパッド１４
の２つのダイパッドを有していることである。
ダイパッド１２とＭＮＯＳチップ１３のダイパッド１４
の２つのダイパッドを有していることである。
又、この２つのダイパッドは、樹脂封止時に発生する樹
脂から受ける応力に耐え得るようにＣＭＯＳチップ１１
のダイパッド１２はＣＭＯＳチップ１１をささえるリー
ド１５．１６とＣＭＯＳ側のフィッシュテール２０によ
ってささえられており、同様にＭＮＯＳチップ１３のダ
イパッド１４はＭＮＯＳチップ１３のダイパッド１４を
ささえるリード１７．１８とＭＮＯＳ側のフィッシュテ
ール１９によってささえられている。
脂から受ける応力に耐え得るようにＣＭＯＳチップ１１
のダイパッド１２はＣＭＯＳチップ１１をささえるリー
ド１５．１６とＣＭＯＳ側のフィッシュテール２０によ
ってささえられており、同様にＭＮＯＳチップ１３のダ
イパッド１４はＭＮＯＳチップ１３のダイパッド１４を
ささえるリード１７．１８とＭＮＯＳ側のフィッシュテ
ール１９によってささえられている。
又、本実施例の特徴となる第二点は、２つのダイパッド
１２．１４は電気的に接続された状態ではないので、そ
れぞれの半導体チップ１１．１３の基板の電位が異って
いる場合でも問題ない。故に、それぞれの半導体チップ
１１．１３が全く異った半導体製造工程であっても問題
ない。
１２．１４は電気的に接続された状態ではないので、そ
れぞれの半導体チップ１１．１３の基板の電位が異って
いる場合でも問題ない。故に、それぞれの半導体チップ
１１．１３が全く異った半導体製造工程であっても問題
ない。
又、本実施例の特徴となる第三点は、形状に特徴を持っ
たリード２ｌを介してＣＭＯＳチップ１１内の端子１３
とＭＮＯＳチップ１３内の端子２４をワイヤー２５．２
６によって接続可能である。
たリード２ｌを介してＣＭＯＳチップ１１内の端子１３
とＭＮＯＳチップ１３内の端子２４をワイヤー２５．２
６によって接続可能である。
この接続によって、外観的には一つの機能ブロックとし
て、ＣＭＯＳチップ１１がＭＮＯＳチップｌ３を有して
いるのと同等の扱い方ができる。
て、ＣＭＯＳチップ１１がＭＮＯＳチップｌ３を有して
いるのと同等の扱い方ができる。
以上の本実施例の特徴となる三点を考慮し、同様の要領
で、例えばシリコン基板から成る半導体チップとＧａＡ
ｓ等の化合物半導体基板から成る半導体チップを組み合
せることも可能である。
で、例えばシリコン基板から成る半導体チップとＧａＡ
ｓ等の化合物半導体基板から成る半導体チップを組み合
せることも可能である。
又、リードの形状については、第２図の本発明の第２の
実施例である樹脂封止型半導体装置の平面図である。第
２図は第１図で説明したＣ Ｍ Ｏ Ｓチップ１１のダ
イバッド１２をささえるリード１５．１６と、ＭＮＯＳ
チップ１３のダイパッド１４をささえるリード１７．１
８をそれぞれのグイパッド１２．１４から切離し、従来
と同様の扱いができるリード２７．２８，２９．３０と
し、樹脂封止時に発生するダイパッド１２．１４に与え
る応力に対しては、リード及びダイパッドの裏面にフィ
ルム状のささえ３１を装着することによって耐え得る構
造を有している。
実施例である樹脂封止型半導体装置の平面図である。第
２図は第１図で説明したＣ Ｍ Ｏ Ｓチップ１１のダ
イバッド１２をささえるリード１５．１６と、ＭＮＯＳ
チップ１３のダイパッド１４をささえるリード１７．１
８をそれぞれのグイパッド１２．１４から切離し、従来
と同様の扱いができるリード２７．２８，２９．３０と
し、樹脂封止時に発生するダイパッド１２．１４に与え
る応力に対しては、リード及びダイパッドの裏面にフィ
ルム状のささえ３１を装着することによって耐え得る構
造を有している。
発明の効果
本発明によれば、複数の半導体チップを設けるためのダ
イバッドを同一樹脂封止容器内に設けたことにより、単
数の半導体チップでは実現が困難だった機能及び特性の
共有を外観上容易にでき、樹脂封正によるコストの低減
も可能にしている。
イバッドを同一樹脂封止容器内に設けたことにより、単
数の半導体チップでは実現が困難だった機能及び特性の
共有を外観上容易にでき、樹脂封正によるコストの低減
も可能にしている。
第１図は本発明の第１の実施例の樹脂封止型半導体装置
の平面図、第２図は本発明の第２の実施例の樹脂封止型
半導体装置の平面図、第３図は従来の樹脂封止型半導体
装置の平面図、第４図は従来の樹脂封止型半導体装置の
外観図である。
の平面図、第２図は本発明の第２の実施例の樹脂封止型
半導体装置の平面図、第３図は従来の樹脂封止型半導体
装置の平面図、第４図は従来の樹脂封止型半導体装置の
外観図である。
Claims (1)
- 複数の半導体チップを載置する複数のダイパッドと、前
記複数の半導体チップの端子間を中継してワイヤボンド
する中継リードとを備えたリードフレームを用い、前記
複数チップを含んで樹脂封止された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014156A JPH03218059A (ja) | 1990-01-23 | 1990-01-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014156A JPH03218059A (ja) | 1990-01-23 | 1990-01-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218059A true JPH03218059A (ja) | 1991-09-25 |
Family
ID=11853293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014156A Pending JPH03218059A (ja) | 1990-01-23 | 1990-01-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218059A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349233A (en) * | 1992-04-20 | 1994-09-20 | Kabushiki Kaisha Toshiba | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame |
| US5598038A (en) * | 1993-11-11 | 1997-01-28 | Nec Corporation | Resin encapsulated semiconductor device |
-
1990
- 1990-01-23 JP JP2014156A patent/JPH03218059A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349233A (en) * | 1992-04-20 | 1994-09-20 | Kabushiki Kaisha Toshiba | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame |
| US5598038A (en) * | 1993-11-11 | 1997-01-28 | Nec Corporation | Resin encapsulated semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US20020195693A1 (en) | Packaging structure integrating passive devices | |
| US6265760B1 (en) | Semiconductor device, and semiconductor device with die pad and protruding chip lead frame and method of manufacturing the same | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH0685151A (ja) | 半導体装置とその製造方法 | |
| JPH03218059A (ja) | 半導体装置 | |
| JPS61148854A (ja) | リ−ドフレ−ム | |
| JP2785324B2 (ja) | マルチチップパッケージ構造 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH03167872A (ja) | 半導体装置用リードフレーム | |
| JPH0555452A (ja) | 半導体集積回路装置 | |
| JPH0451056B2 (ja) | ||
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JP2524967Y2 (ja) | ワイヤボンデイング実装体 | |
| JP2752950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH0536893A (ja) | 混成集積回路 | |
| JPH0521654A (ja) | 半導体デバイス | |
| US20030051908A1 (en) | Dram module package | |
| JPS649734B2 (ja) | ||
| JPS62119933A (ja) | 集積回路装置 | |
| JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPS6352430A (ja) | 半導体装置 |