JPS61148854A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS61148854A
JPS61148854A JP59270818A JP27081884A JPS61148854A JP S61148854 A JPS61148854 A JP S61148854A JP 59270818 A JP59270818 A JP 59270818A JP 27081884 A JP27081884 A JP 27081884A JP S61148854 A JPS61148854 A JP S61148854A
Authority
JP
Japan
Prior art keywords
inner leads
lead frame
gnd
pins
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59270818A
Other languages
English (en)
Other versions
JPH061801B2 (ja
Inventor
Toshinori Hirashima
平島　利宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59270818A priority Critical patent/JPH061801B2/ja
Publication of JPS61148854A publication Critical patent/JPS61148854A/ja
Publication of JPH061801B2 publication Critical patent/JPH061801B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特に大電流を流す必要のあるパワ
ーＩＣ，各種の駆動回路を構成した半導体集積回路に用
いて好適なリードフレームに関する。
〔背景技術〕
半導体集積回路に用いられるリードフレームには各種の
形状のものがあるが、その−例が特開昭５５−１０７２
５０公報に示されている。
ところで、通常はＩＣチップに設けられたパッドと各イ
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、ＧＮＤ用に複数の外部接続端子を使用している
ものがある。
これは、電源回路、ひいてはアースラインに大電流が流
れるためであり、抵抗を低減させるために上記方法が採
用されている。
たとえば本発明者らは、３２ビツトの感熱ヘッドドライ
バーを開廃しているが、その半導体チップのポンディン
グパッド構成は、出力パッドに１個の割合でＧＮＤパッ
トが設けられている。すなわち、５６ピンのパッケージ
においてＧＮＤピンは大多数をしめてしまう。このこと
は、ビット容易が大きくなればそれだけＧＮＤピンも多
数になり、パッケージ本体も大きくなることを意味して
いる。
しかし、パッケージの技術的動向としては、小型化が実
装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量切半導体装置を実現
するのが、コス１−の低減につながる。
本発明は上記にかんがみてなされたものである。
〔発明の目的〕
本発明の目的は、半導体集積回路における同一の用途に
もちいられる外部接続端子の数を削減し。
信号の入出力ピンが多ピンにできるリードフレームを提
供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
発明書の記述及び添付図面から明らかになるであろう。
〔発明の概要〕
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
すなわち、例えば、ＧＮＤ用のインナーリードを一体に
結合して形成し、ＩＣチップのパッドのうちＧＮＤ用パ
ッドを上記ＧＮＤインナーリードに共通にボンディング
して、少数の外部接続端子を介してＧＮＤすることによ
り、ＧＮＤ用の外部接続端子を削減し、他の信号入出力
ピンを増やすという本発明の目的を達成するものである
。
〔実施例〕
以下、本発明を適用したリードフレームの一実施例を第
１図を参照して説明する。
本実施例の特徴は、半導体集積回路におけるＧＮＤ用の
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。
第１図に示すように、リードフレーム１００は４４ピン
の場合について示しである。同フレーム１００において
ＧＮＤ用のインナーリード２３゜２９．３９は、斜線で
示すように一体に結合されている。そして、ＩＣチップ
５１のＧＮＤ用パッドから９本もの接続がなされている
にも関わらず。
パッケージ（図示せず）外に設けられる端子（アウター
リード）は僅か３個でよいことになる。
すなわち、仮想線で示したインナーリード２５゜２７．
３１，３３，３５，３７が全て不要になり、その分イン
ナーリード間が空くことになる。したがって、実際には
、上記インナーリード２５〜３７を他の目的たとえば、
信号の入出力ピンに使用できる。これによりＩＣチップ
の集積度が上がり１個のＩＣチップに３２ビット以上の
容量が可能となっても、このリードフレームｌＯＯを使
用することが可能になる。
また、インナーリード２３から３９までの間隔を均等に
し、特に斜線部分の幅を拡げて、更に大電流を流し得る
ようにしてもよい。
さらに、ＧＮＤ用のインナーリードがタブの回りにある
ことより、チップのＧＮＤ用パッドからＧＮＤ用インナ
ーリードまでの距離が近くでき、金ワイヤの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。
なお、５２はタブ、５３ａ、５３ｂはタブ吊りリード、
５４はダムであり、これらについては当業者間において
知られたものである。
第２図は、第１図のリードフレームを用いたＩＣパッケ
ージの形態を示す。同図に示される如く、ＧＮＤピンは
２３，２９．３９の３本しかないため、他のピンは電源
用、信号入力、信号出力に有効に使用できる。
図示はしないが、電源用ピンが多数有る場合にも本発明
は有効である。
〔効果〕
（１）共通の目的で使用されるインナーリードを一体に
結合し、これに共通にワイヤーボンディングすることに
より、外部接続端子を削減、という効果が得られる。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
例えば、上記実施例では、ＧＮＤピンについて本発明が
適用されているが、電源回路に適用してもよい。また、
上記実施例ではＧＮＤピンを３本としたが、ワイヤボン
ディングが良好に行なえるようにインナーリード３４．
４４をも同一のＧＮＤインナーリードとして形成しても
よい。
〔利用分野〕
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるリードフレームに
適用した場合について説明したが、それに限定されるも
のではなく、モータ駆動回路。
電力増幅回路等を内蔵するアナログ用ＩＣにも利用する
ことができる。
【図面の簡単な説明】
第１図は本発明を適用したリードフレームの一実施例を
示す平面図である。 第２図は本発明のリードフレームを使用したＩＣパッケ
ージの斜視図である。 １〜４４・・・インナーリード、５１・・・ＩＣチップ
、５２・・・タブ、５３ａ、５３ｂ・・・タブ吊りリー
ド、５４・・・ダム、１００・・・リードフレーム。

Claims (1)

    【特許請求の範囲】
  1. １、共通に使用される外部接続端子を半導体装置のパッ
    ケージ内において一体に結合したことを特徴とするリー
    ドフレーム。
JP59270818A 1984-12-24 1984-12-24 リ−ドフレ−ム Expired - Lifetime JPH061801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59270818A JPH061801B2 (ja) 1984-12-24 1984-12-24 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59270818A JPH061801B2 (ja) 1984-12-24 1984-12-24 リ−ドフレ−ム

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP3321979A Division JP2501382B2 (ja) 1991-12-05 1991-12-05 半導体装置の組立方法
JP3321978A Division JP2614681B2 (ja) 1991-12-05 1991-12-05 半導体装置
JP3321977A Division JPH0521691A (ja) 1991-12-05 1991-12-05 半導体装置及びその組立方法

Publications (2)

Publication Number Publication Date
JPS61148854A true JPS61148854A (ja) 1986-07-07
JPH061801B2 JPH061801B2 (ja) 1994-01-05

Family

ID=17491439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59270818A Expired - Lifetime JPH061801B2 (ja) 1984-12-24 1984-12-24 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH061801B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356755U (ja) * 1986-09-30 1988-04-15
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design
JPH0583507U (ja) * 1992-04-16 1993-11-12 石山 文鎔 偏心回転体の駆動機構
US5451812A (en) * 1991-10-02 1995-09-19 Seiko Epson Corporation Leadframe for semiconductor devices
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022879B1 (ko) * 2017-08-29 2019-09-19 가톨릭관동대학교산학협력단 수동식 브레이크 레버 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593960A (ja) * 1982-06-29 1984-01-10 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593960A (ja) * 1982-06-29 1984-01-10 Toshiba Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356755U (ja) * 1986-09-30 1988-04-15
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design
US5451812A (en) * 1991-10-02 1995-09-19 Seiko Epson Corporation Leadframe for semiconductor devices
JPH0583507U (ja) * 1992-04-16 1993-11-12 石山 文鎔 偏心回転体の駆動機構
JP2010016054A (ja) * 2008-07-01 2010-01-21 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH061801B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
US5907184A (en) Integrated circuit package electrical enhancement
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JP2983620B2 (ja) 半導体装置及びその製造方法
JPH061801B2 (ja) リ−ドフレ−ム
JPH03244149A (ja) リードフレーム
JPH0685151A (ja) 半導体装置とその製造方法
JP2917703B2 (ja) 半導体集積回路装置
JP2501382B2 (ja) 半導体装置の組立方法
JP2614681B2 (ja) 半導体装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPH0521691A (ja) 半導体装置及びその組立方法
JP2007180077A (ja) 半導体装置
JPS6022327A (ja) 半導体装置
JP2896223B2 (ja) 樹脂封止型半導体装置
JP3184384B2 (ja) 半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
JP3068515B2 (ja) 半導体装置及びその製造方法
JPH06181280A (ja) 半導体集積回路装置
JP2919265B2 (ja) 半導体装置
JP2524967Y2 (ja) ワイヤボンデイング実装体
JPS6095958A (ja) 半導体装置
JPS62169463A (ja) 半導体装置
JPH03218059A (ja) 半導体装置
JP2003509864A (ja) ワイヤボンド密度を向上させる付加的ボンディングフィンガ列の使用

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term