JPH03218060A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH03218060A JPH03218060A JP2014206A JP1420690A JPH03218060A JP H03218060 A JPH03218060 A JP H03218060A JP 2014206 A JP2014206 A JP 2014206A JP 1420690 A JP1420690 A JP 1420690A JP H03218060 A JPH03218060 A JP H03218060A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- inverter
- power
- elements
- ceramic piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明はインバータの主回路とその主回路を駆動させる
駆動回路とが同一基板上に構成されたイン/<−夕装U
:mし、特にハイパワーのインバータ装置に関する。
駆動回路とが同一基板上に構成されたイン/<−夕装U
:mし、特にハイパワーのインバータ装置に関する。
(口)従来の技術
従来から、パワー用の半導体素子を搭載したパワー用の
集積回路はその動作中に発生する熱放散を考慮していわ
ゆるヒートシンク(銅板)を使用する方式が多用されて
いる。この方式のパワー用の集積回路の中には回路パタ
ーンを一面に形成し、他面に銅よりなる熱伝導層を設け
たアルミナセラミック板を前記ヒートシンク(以後放熱
板と呼称する)に半田付して一体とする型がある。この
型のパワー用集積回路は第4図に示す如く、アルミナセ
ラミックス基板(51)の一生面に導電性のよい銅で回
路パターン(52》を形成し、その一部であるパッド部
(52’ )にパワー用半導体素子(53)をろう材に
よって固着する。ところで、銅の回路パターン(52》
は溶射法、メッキ法、メタライズ法、印刷法および蒸着
法の単独又はその組合せで形成するか、あるいは銅板を
ろう付する方法で固定し大軍流の回路パターン(52)
が形成される.半導体素子(53)の電極と前記回路パ
ターン〈52)の一部を構成するパッド部(52′)を
導電性金属細線(61)で接続し、前記アルミナセラミ
ックス基板(5l》の他面に被着した銅からなる熱伝導
層(54)と放熱板(55)とを半田層によって固着し
ていた。
集積回路はその動作中に発生する熱放散を考慮していわ
ゆるヒートシンク(銅板)を使用する方式が多用されて
いる。この方式のパワー用の集積回路の中には回路パタ
ーンを一面に形成し、他面に銅よりなる熱伝導層を設け
たアルミナセラミック板を前記ヒートシンク(以後放熱
板と呼称する)に半田付して一体とする型がある。この
型のパワー用集積回路は第4図に示す如く、アルミナセ
ラミックス基板(51)の一生面に導電性のよい銅で回
路パターン(52》を形成し、その一部であるパッド部
(52’ )にパワー用半導体素子(53)をろう材に
よって固着する。ところで、銅の回路パターン(52》
は溶射法、メッキ法、メタライズ法、印刷法および蒸着
法の単独又はその組合せで形成するか、あるいは銅板を
ろう付する方法で固定し大軍流の回路パターン(52)
が形成される.半導体素子(53)の電極と前記回路パ
ターン〈52)の一部を構成するパッド部(52′)を
導電性金属細線(61)で接続し、前記アルミナセラミ
ックス基板(5l》の他面に被着した銅からなる熱伝導
層(54)と放熱板(55)とを半田層によって固着し
ていた。
斯る放熱板(55)上には上述したパワー回路が形成さ
れたアルミナセラミックス基板(51)が複数個固着搭
載され、各アルミナセラミックス基板ク51)上に形成
されたパッド部(52’)を上述した細線で接続し所定
のパワー回路、例えばインバータ回路のパワ一部分を集
積回路化してパワーモジュールICとして使用されてい
る. (八)発明が解決しようとする課題 第4図の如き、パワーモジュールICではインバータ装
置のパワ一部分となる主回路のみが構成きれているため
に大電流化として見ればその効果は犬である。しかしな
がら、第4図のパワーモジュールでは上述した如く、イ
ンバータの主回路のみしか形成されておらずその主回路
を駆動させる駆動回路は別部品での外付となりシステム
として見れば大型となる問題がある。
れたアルミナセラミックス基板(51)が複数個固着搭
載され、各アルミナセラミックス基板ク51)上に形成
されたパッド部(52’)を上述した細線で接続し所定
のパワー回路、例えばインバータ回路のパワ一部分を集
積回路化してパワーモジュールICとして使用されてい
る. (八)発明が解決しようとする課題 第4図の如き、パワーモジュールICではインバータ装
置のパワ一部分となる主回路のみが構成きれているため
に大電流化として見ればその効果は犬である。しかしな
がら、第4図のパワーモジュールでは上述した如く、イ
ンバータの主回路のみしか形成されておらずその主回路
を駆動させる駆動回路は別部品での外付となりシステム
として見れば大型となる問題がある。
また、第4図の如き、構造ではセラミックス基板を使用
するために大竃流用のパターンは形成できるが小信号用
のファインパターンを形成することが困難であるためイ
ンバータのハイパワー用主回路と駆動回路とを同一基板
上に形成することが不可能であった。
するために大竃流用のパターンは形成できるが小信号用
のファインパターンを形成することが困難であるためイ
ンバータのハイパワー用主回路と駆動回路とを同一基板
上に形成することが不可能であった。
(二)課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、金
属基板と前記基板上に貼着され且つ前記基板表面を露出
させる複数の孔が設けられた絶縁薄層と前記絶縁薄層上
に形成された所望形状の導寛路と前記孔で露出した前記
基板上に固着された熱抵抗比の小さいセラミックス片と
前記セラミックス片上に固着され前記導電路と接続され
たパワーインバータの主回路となる複数のパワー素子と
前記主回路を駆動させ且つ前記基板上に配置された駆動
回路となる複数の小信号回路素子とを具備し、前記孔周
端辺上に環状の導体層を形成し、前記導体層の近傍に前
記基板表面を露出させるザグリ部を形成し、前記導体層
と前記ザグリ部によって露出された基板とを接続したこ
とを特徴とする。
属基板と前記基板上に貼着され且つ前記基板表面を露出
させる複数の孔が設けられた絶縁薄層と前記絶縁薄層上
に形成された所望形状の導寛路と前記孔で露出した前記
基板上に固着された熱抵抗比の小さいセラミックス片と
前記セラミックス片上に固着され前記導電路と接続され
たパワーインバータの主回路となる複数のパワー素子と
前記主回路を駆動させ且つ前記基板上に配置された駆動
回路となる複数の小信号回路素子とを具備し、前記孔周
端辺上に環状の導体層を形成し、前記導体層の近傍に前
記基板表面を露出させるザグリ部を形成し、前記導体層
と前記ザグリ部によって露出された基板とを接続したこ
とを特徴とする。
(ネ)作用
この様に本発明に依れば、金属基板上に貼着する絶縁樹
脂薄層に基板表面を露出させる孔を設け、その孔で露出
された基板上にセラミックス片を介してインバータの主
回路となるパワー素子を搭載し、他の領域上に主回路を
駆動させる複数の/JX信号用素子を配置することによ
り、パワー素子の熱放散性を極めて向上させることがで
き且つ同一基板上に小信号用素子が固着できる。その結
果、ハイパワー用の主回路と駆動回路とを一体化したイ
ンバータ装置を提供することができる。
脂薄層に基板表面を露出させる孔を設け、その孔で露出
された基板上にセラミックス片を介してインバータの主
回路となるパワー素子を搭載し、他の領域上に主回路を
駆動させる複数の/JX信号用素子を配置することによ
り、パワー素子の熱放散性を極めて向上させることがで
き且つ同一基板上に小信号用素子が固着できる。その結
果、ハイパワー用の主回路と駆動回路とを一体化したイ
ンバータ装置を提供することができる。
また、孔周端辺に設けられた導体層と、その導体層の近
傍に設けられたザグリ部とを接続することにより、主回
路のパワー素子のスイッチング時の自己ノイズを抑制す
ることができる。
傍に設けられたザグリ部とを接続することにより、主回
路のパワー素子のスイッチング時の自己ノイズを抑制す
ることができる。
(へ)実施例
以下に第1図および第2図に示した実施例に基ついて本
発明を詳細に説明する。
発明を詳細に説明する。
第1図は本発明のインバータ装置を示す平面図であり、
第2図は第1図のI−I断面図である.第1図および第
2図に示す如く、本発明のインバータ装置は、金属基板
(1)と、その基板一生面上に貼着された複数の孔(2
a)を有した絶縁薄層ク2)と、絶縁薄層(2)上に形
成された所望形状の導電路(3)と、孔(2a)によっ
て露出された基板(1〉上に固着されたセラミックス片
(4)と、セラミックス片(4)を囲み且つ孔(2a)
の周端部の絶縁薄層(2)上に形成された導体層(3゛
)と、その導体層(3′)の近傍に設けられたザグリ部
(9)と、セラミックス片(4)上に固着されたパワー
素子(5)と、導軍路(3)上に固着された複数の小信
号素子(6)とから構成されている。
第2図は第1図のI−I断面図である.第1図および第
2図に示す如く、本発明のインバータ装置は、金属基板
(1)と、その基板一生面上に貼着された複数の孔(2
a)を有した絶縁薄層ク2)と、絶縁薄層(2)上に形
成された所望形状の導電路(3)と、孔(2a)によっ
て露出された基板(1〉上に固着されたセラミックス片
(4)と、セラミックス片(4)を囲み且つ孔(2a)
の周端部の絶縁薄層(2)上に形成された導体層(3゛
)と、その導体層(3′)の近傍に設けられたザグリ部
(9)と、セラミックス片(4)上に固着されたパワー
素子(5)と、導軍路(3)上に固着された複数の小信
号素子(6)とから構成されている。
金属基板(1)として2〜5■厚の銅基板が用いられる
。その銅基板の表面には銅の酸化および機械的強度を増
すために無電解メッキによってニッケルメッキ膜(1a
)がコーティングされている。
。その銅基板の表面には銅の酸化および機械的強度を増
すために無電解メッキによってニッケルメッキ膜(1a
)がコーティングされている。
基板(1)の一生面に貼着される絶縁薄層(2)として
は、例えばエボキシあるいはポリイミド樹詣が用いられ
、その所定位置には複数の孔(2a)が設けられている
。孔(2a)は基板(1)に貼着される前にプレス等の
手段によってあらかじめ形成される.基板ク1)上に絶
縁薄層(2)を貼着すると複数の孔(2a)によって基
板(1)の表面のみが露出されることになる.その孔(
2a)は基板(1)の略中央部に配置する様に設けられ
る。本実施例では三相インバータを用いているために孔
(2a)は6個形成されることになる。
は、例えばエボキシあるいはポリイミド樹詣が用いられ
、その所定位置には複数の孔(2a)が設けられている
。孔(2a)は基板(1)に貼着される前にプレス等の
手段によってあらかじめ形成される.基板ク1)上に絶
縁薄層(2)を貼着すると複数の孔(2a)によって基
板(1)の表面のみが露出されることになる.その孔(
2a)は基板(1)の略中央部に配置する様に設けられ
る。本実施例では三相インバータを用いているために孔
(2a)は6個形成されることになる。
斯る絶縁薄層(2)上には銅箔より成る所望形状の導電
路(3)が形成される。ところで、銅箔と絶縁薄層(2
)とは、あらかじめ接着剤で一体化されており、絶縁薄
層(2)を基板(1)上に貼着する際に銅箔も同時に貼
着される。導電路(3)は第1図から明らかな如く、パ
ワー用の導電路(3a)と小信号用の導電路(3b)と
が形成される。パワー用の導電路(3a)は孔(2a)
間を延在する様に形成され、その延在された基板(1)
の周端辺にはパワー用リード端子が固着されるパワー用
パツド〈3C)が形成される。一方、小信号用の導電路
(3b)はパワー用の導電路(3a)を挾む様に基板<
1)の両端部の領域に形成され、パワー用パッド(3C
)の対向辺側に導電路〈3b)が延在され小信号用のパ
ッド(3d)が形成される。また、パワー用の導電路(
3a)上には大電流を対応とするために表面がNiメッ
キ処理された銅板(7)を本実施例では固着している。
路(3)が形成される。ところで、銅箔と絶縁薄層(2
)とは、あらかじめ接着剤で一体化されており、絶縁薄
層(2)を基板(1)上に貼着する際に銅箔も同時に貼
着される。導電路(3)は第1図から明らかな如く、パ
ワー用の導電路(3a)と小信号用の導電路(3b)と
が形成される。パワー用の導電路(3a)は孔(2a)
間を延在する様に形成され、その延在された基板(1)
の周端辺にはパワー用リード端子が固着されるパワー用
パツド〈3C)が形成される。一方、小信号用の導電路
(3b)はパワー用の導電路(3a)を挾む様に基板<
1)の両端部の領域に形成され、パワー用パッド(3C
)の対向辺側に導電路〈3b)が延在され小信号用のパ
ッド(3d)が形成される。また、パワー用の導電路(
3a)上には大電流を対応とするために表面がNiメッ
キ処理された銅板(7)を本実施例では固着している。
更に本実施例で形成される小信号用の導電路(3b)は
30〜100μクラスのファインパターンが形成される
。
30〜100μクラスのファインパターンが形成される
。
ところで、孔(2a)の周端部の絶縁薄層(2)上には
後述するセラミ/クス片(4)を取り囲む様に導体層ク
3′)が形成される。この導体層(3゛)は導電路(3
)と同一材料である銅箔により形成され、しかも同一工
程で形成される。また、この導体層(3゛)は製造工程
において不可欠なものとなり、本発明ではその導体層(
3゛)を積極的に利用したものである。
後述するセラミ/クス片(4)を取り囲む様に導体層ク
3′)が形成される。この導体層(3゛)は導電路(3
)と同一材料である銅箔により形成され、しかも同一工
程で形成される。また、この導体層(3゛)は製造工程
において不可欠なものとなり、本発明ではその導体層(
3゛)を積極的に利用したものである。
絶縁薄層(2)と導寛路(3〉を形成する銅箔とは上述
した様にあらかじめ一体化されているため、その一体化
されたものに孔(2a)を形成し基板(1)上に貼着し
、銅箔をエッチングする際のレジスト膜を孔(2a)で
露出した基板(1)上のみに付着塗布することは非常に
困難である。そこで孔(2a》で露出した基板(1)上
にレジスト膜を塗布させる場合、孔(2a)の周辺の領
域を才−バラップさせる必要性がある。この結果、導電
路(3)をエッチング形成する際に孔(2a)を取り囲
む導体層(3゛)が形成される。また、導体層(3′)
上には表面保護等の目的のためメッキ処理が行われてい
る。
した様にあらかじめ一体化されているため、その一体化
されたものに孔(2a)を形成し基板(1)上に貼着し
、銅箔をエッチングする際のレジスト膜を孔(2a)で
露出した基板(1)上のみに付着塗布することは非常に
困難である。そこで孔(2a》で露出した基板(1)上
にレジスト膜を塗布させる場合、孔(2a)の周辺の領
域を才−バラップさせる必要性がある。この結果、導電
路(3)をエッチング形成する際に孔(2a)を取り囲
む導体層(3゛)が形成される。また、導体層(3′)
上には表面保護等の目的のためメッキ処理が行われてい
る。
一方、導体層(3゛)の近傍には基板(1)の表面を露
出させるザグリ部(9)が設けられ、そのザグリ部(9
)によって露出された基板(1)と前述した導体層(3
′)とをアルミニウム線の如き接続手段を用いて竃気的
に接続する。この構造に依れば、導体層(3′)と基板
(1)とがアースされることになり、導体層ク3′)に
よって囲まれた後述するパワー素子(5)から発生する
自己ノイズを吸収することができ、他の回路素子、特に
小信号系の素子による悪影響を著しく抑制することがで
きるものである。
出させるザグリ部(9)が設けられ、そのザグリ部(9
)によって露出された基板(1)と前述した導体層(3
′)とをアルミニウム線の如き接続手段を用いて竃気的
に接続する。この構造に依れば、導体層(3′)と基板
(1)とがアースされることになり、導体層ク3′)に
よって囲まれた後述するパワー素子(5)から発生する
自己ノイズを吸収することができ、他の回路素子、特に
小信号系の素子による悪影響を著しく抑制することがで
きるものである。
上述した孔(2a)によって露出された基板(1)上に
は熱抵抗比の小さいセラミックス片(4)を介してパワ
ー素子(5)が基板(1)上に搭載される。
は熱抵抗比の小さいセラミックス片(4)を介してパワ
ー素子(5)が基板(1)上に搭載される。
熱抵抗比の小さいセラミックス片(4)として、例えば
窒化アルミニウム、窒化ホウ素、ベリリア等の材料があ
るが、本実施例でもっとも一般的である窒化アルミニウ
ムを用いるものとする。第3図はそのセラミックス片ク
4〉を示す断面図であり、その上下面には酸化鋼を介し
て銅板が固着された導体層(4a)が形成されている。
窒化アルミニウム、窒化ホウ素、ベリリア等の材料があ
るが、本実施例でもっとも一般的である窒化アルミニウ
ムを用いるものとする。第3図はそのセラミックス片ク
4〉を示す断面図であり、その上下面には酸化鋼を介し
て銅板が固着された導体層(4a)が形成されている。
従って基板(1)上には半田によって固着できることが
可能となる。また、セラミックス片(4)上に固着され
るパワー素子<5)も半田によって固着搭載されること
はいうまでもない。また、上述したセラミックス片(4
)の上下面に形成された導体層(4a)の表面には図示
されないがニッケルメッキ膜が形成されている. セラミックス片(4)上に固着したパワー素子(5)ト
ハワー用の導電路(3a)とはアルミニウム線によって
ボンディング接続しインバータの主回路となる様にブリ
ッジ接続を行う。本実施例ではセラミックス片(4)が
孔(2a)によって独立状態であるために、上述した主
回路を構成すべきブリッジ回路を形成するためにセラミ
ックス片<4)とパワー用の導電路(3a)とを接続し
てインハータの主回路を形成することができる。
可能となる。また、セラミックス片(4)上に固着され
るパワー素子<5)も半田によって固着搭載されること
はいうまでもない。また、上述したセラミックス片(4
)の上下面に形成された導体層(4a)の表面には図示
されないがニッケルメッキ膜が形成されている. セラミックス片(4)上に固着したパワー素子(5)ト
ハワー用の導電路(3a)とはアルミニウム線によって
ボンディング接続しインバータの主回路となる様にブリ
ッジ接続を行う。本実施例ではセラミックス片(4)が
孔(2a)によって独立状態であるために、上述した主
回路を構成すべきブリッジ回路を形成するためにセラミ
ックス片<4)とパワー用の導電路(3a)とを接続し
てインハータの主回路を形成することができる。
セラミックス片(4)の上下面には上述した如く、導体
層(4a)が形成されているため、セラミックス片(4
)上に固着されたパワー素子(5〉、例えばパワートラ
ンジスタのコしクタが導体層(4a)と共通となり、導
体層(4a)とパワー用の導電路(3a)とをワイヤ線
等で接続することによりパワーインバータの主回路を構
成することができる。導体層(4a)とパワー用の導電
路(3a)とはアルミニウム線でボンディング接続され
るが、このとき夫々の表面にはニッケルメッキ膜が形成
されているために何んら問題はない。
層(4a)が形成されているため、セラミックス片(4
)上に固着されたパワー素子(5〉、例えばパワートラ
ンジスタのコしクタが導体層(4a)と共通となり、導
体層(4a)とパワー用の導電路(3a)とをワイヤ線
等で接続することによりパワーインバータの主回路を構
成することができる。導体層(4a)とパワー用の導電
路(3a)とはアルミニウム線でボンディング接続され
るが、このとき夫々の表面にはニッケルメッキ膜が形成
されているために何んら問題はない。
一方、絶縁薄層(2〉上に形成された小信号用の導電路
(3b)上にはトランジスタ、チップ抵抗、チップコン
デンサー、ダイ才一ド等の発熱を有さない複数の小信号
用素子(6)が搭載され、インバータの主回路を駆動す
べき駆動回路および保護回路が構成される。
(3b)上にはトランジスタ、チップ抵抗、チップコン
デンサー、ダイ才一ド等の発熱を有さない複数の小信号
用素子(6)が搭載され、インバータの主回路を駆動す
べき駆動回路および保護回路が構成される。
斯る本発明に依れば、金属基板上に貼着する絶縁樹脂薄
層に基板表面を露出させる孔を設け、その孔で露出され
た基板上に熱抵抗比の小さいセラミックス片を介してイ
ンバータの主回路となるパワー素子を搭載し、他の領域
上に主回路を駆動させる複数の小信号用素子を配置する
ことにより、パワー素子の熱放散性を極めて向上させる
ことができる。また、同一基板上に小信号用素子が固着
できるので、ハイパワー用の主回路と駆動回路とを一体
化したインバータ装置を提供することができる. また、孔(2a)の周端辺、即ち、パワー素子(5)を
取り囲む様に導体層(3゛)を設け、その導体層(3′
)とザグリ部(9)によって露出された基板(1)とを
接続することにより、パワー素子(5)のスイッチング
の際の自己ノイズを抑制することができる。
層に基板表面を露出させる孔を設け、その孔で露出され
た基板上に熱抵抗比の小さいセラミックス片を介してイ
ンバータの主回路となるパワー素子を搭載し、他の領域
上に主回路を駆動させる複数の小信号用素子を配置する
ことにより、パワー素子の熱放散性を極めて向上させる
ことができる。また、同一基板上に小信号用素子が固着
できるので、ハイパワー用の主回路と駆動回路とを一体
化したインバータ装置を提供することができる. また、孔(2a)の周端辺、即ち、パワー素子(5)を
取り囲む様に導体層(3゛)を設け、その導体層(3′
)とザグリ部(9)によって露出された基板(1)とを
接続することにより、パワー素子(5)のスイッチング
の際の自己ノイズを抑制することができる。
(ト)発明の効果
以上に詳述した如く、本発明に依れば、同一基坂上にハ
イパワー用のインバータ主回路と、その回路を駆動させ
る駆動回路とを形成することができることにより、極め
て薄型のハイパワー用のインバータ装置を提供すること
ができる。
イパワー用のインバータ主回路と、その回路を駆動させ
る駆動回路とを形成することができることにより、極め
て薄型のハイパワー用のインバータ装置を提供すること
ができる。
また、本発明で用いるセラミックス片上にはパワー素子
のみが固着されているため、安価でしかも同一基板上に
小信号用のファインパターンを形成することができる。
のみが固着されているため、安価でしかも同一基板上に
小信号用のファインパターンを形成することができる。
更に、本発明ではパワー素子の自己ノイズを抑制するこ
とができるため、その結果、周辺の小信号系の回路素子
が安定して動作し特性の優れたインバータ装置を実現で
きるものである。
とができるため、その結果、周辺の小信号系の回路素子
が安定して動作し特性の優れたインバータ装置を実現で
きるものである。
第1図は本発明の実施例を示す平面図、第2図は第1図
のI−I断面図、第3図は本実施例で用いるセラミック
ス片を示す断面図、第4図は従来例を示す要部断面図で
ある。 (1)・・・金属基板、 (2)・・・絶縁薄層、 (
2a)・・・孔、 ク3)・・・導電路、 (3′)・
・・導体層、 ク4)・・・セラミックス片、 ク5)
・・・パワー素子、 (6)小信号素子、 (9)・・・ザグリ部。
のI−I断面図、第3図は本実施例で用いるセラミック
ス片を示す断面図、第4図は従来例を示す要部断面図で
ある。 (1)・・・金属基板、 (2)・・・絶縁薄層、 (
2a)・・・孔、 ク3)・・・導電路、 (3′)・
・・導体層、 ク4)・・・セラミックス片、 ク5)
・・・パワー素子、 (6)小信号素子、 (9)・・・ザグリ部。
Claims (6)
- (1)金属基板と 前記基板上に貼着され且つ前記基板表面を露出させる複
数の孔が設けられた絶縁薄層と 前記絶縁薄層上に形成された所望形状の導電路と 前記孔で露出した前記基板上に固着された熱抵抗比の小
さいセラミックス片と 前記セラミックス片上に固着され前記導電路と接続され
たパワーインバータの主回路となる複数のパワー素子と 前記主回路を駆動させ且つ前記基板上に配置された駆動
回路となる複数の小信号回路素子とを具備し、 前記孔周端辺上に環状の導体層を形成し、前記導体層の
近傍に前記基板表面を露出させるザグリ部を形成し、前
記導体層と前記ザグリ部によって露出された基板とを接
続したことを特徴とするインバータ装置。 - (2)前記金属基板として銅基板を用いたことを特徴と
する請求項1記載のインバータ装置。 - (3)前記セラミックス片として窒化アルミニウム片、
窒化ホウ素片、炭化ケイ素片あるいはベリリア片を用い
たことを特徴とする請求項1記載のインバータ装置。 - (4)前記導電路として銅箔を用いたことを特徴とする
請求項1記載のインバータ装置。 - (5)前記パワー素子はブリッジ接続されていることを
特徴とする請求項1記載のインバータ装置。 - (6)前記セラミックス片の両面には導体層が設けられ
ていることを特徴とする請求項1記載のインバータ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014206A JP2735920B2 (ja) | 1990-01-23 | 1990-01-23 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014206A JP2735920B2 (ja) | 1990-01-23 | 1990-01-23 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218060A true JPH03218060A (ja) | 1991-09-25 |
| JP2735920B2 JP2735920B2 (ja) | 1998-04-02 |
Family
ID=11854635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014206A Expired - Fee Related JP2735920B2 (ja) | 1990-01-23 | 1990-01-23 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735920B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227045A (ja) * | 1990-02-01 | 1991-10-08 | Fuji Electric Co Ltd | パワーモジュール |
| US5444297A (en) * | 1992-06-17 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Noise resistant semiconductor power module |
| JP2003501812A (ja) * | 1999-05-31 | 2003-01-14 | ティーワイシーオー エレクトロニクス ロジスティック エイジー | インテリジェント型のパワーモジュール |
-
1990
- 1990-01-23 JP JP2014206A patent/JP2735920B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227045A (ja) * | 1990-02-01 | 1991-10-08 | Fuji Electric Co Ltd | パワーモジュール |
| US5444297A (en) * | 1992-06-17 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Noise resistant semiconductor power module |
| JP2003501812A (ja) * | 1999-05-31 | 2003-01-14 | ティーワイシーオー エレクトロニクス ロジスティック エイジー | インテリジェント型のパワーモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2735920B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| US20030151139A1 (en) | Semiconductor device | |
| US6841421B2 (en) | Method of manufacturing wiring structure of a power semiconductor device | |
| US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
| JP3440238B2 (ja) | 液晶表示装置への半導体装置の実装構造およびその半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP2744097B2 (ja) | 混成集積回路 | |
| JPS6041853B2 (ja) | 電子回路装置 | |
| US20030205793A1 (en) | Wire-bonded chip on board package | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JPH06334280A (ja) | 回路基板 | |
| JPH0414852A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |