JPH0321919B2

JPH0321919B2 -

Info

Publication number: JPH0321919B2
Application number: JP57180386A
Authority: JP
Inventors: Koichiro Katabami
Original assignee: PENTERU DENSHI KK
Current assignee: PENTERU DENSHI KK
Priority date: 1982-10-13
Filing date: 1982-10-13
Publication date: 1991-03-25
Also published as: JPS5968782A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は画像表示制御装置に係り、詳しくは、
リフレツシユメモリの画像情報を順次走査形式の
デイスプレイ装置と飛越走査形式のデイスプレイ
装置に同時に表示せしめる画像表示制御装置に関
する。

〔従来技術〕

周知のように、ラスタスキヤン画像表示方式に
は、飛越走査方式と順次走査方式がある。飛越走
査方式は１画面の画像情報をリフレツシユメモリ
より奇数走査線分と偶数走査線分の２回に分けて
読み出してCRT上に表示する方式で、CRTに汎
用の標準テレビジヨン装置を利用できる利点を有
しているが、１画素当りの発光頻度が低くなり、
ちらつき（フリツカ）が多くなる欠点を有してい
る。順次走査方式は１画面の画像情報をリフレツ
シユメモリより順番に読み出して陰極線管
（CRT）上に表示する方式で、ちらつきの非常に
少ない表示が可能であるが、汎用の標準テレビジ
ヨン装置を利用できないためコスト高になる欠点
を有している。

そこで、同一の画像情報を複数のCRTでモニ
タする場合、両方式の長所を生かし、画品質をあ
まり問題としないモニタには飛越走査方式を採用
してコストダウンをはかり、高い画品質が要求さ
れるモニタにだけ順次走査方式を採用するのが一
般的である。しかし、従来は飛越走査方式の系統
と順次走査方式の系統とでは、それぞれリフレツ
シユメモリも含めて完全に別構成としており、画
像情報の増大にともなつて、大容量のリフレツシ
ユメモリが各系統に必要となり、両方式の長所を
生かしきれないという問題がある。

〔発明の目的〕

本発明の目的は、一系統のリフレツシユメモリ
より順次走査用画像データ及び飛越走査用画像デ
ータを読み出し、両方式の表示を同時に行うこと
を可能にした画像表示制御装置を提供することに
ある。

〔発明の構成〕

第１図は本発明の一実施例のブロツク図であ
る。第１図において、１は順次走査系統であり、
順次走査アドレスカウンタ１１、順次走査同期信
号発生回路１２、順次走査画像データ・シフトレ
ジスタ１３、順次走査CRT１４よりなる。２は
飛越走査系統であり、飛越走査アドレスカウンタ
２１、飛越走査同期信号発生回路２２、飛越走査
画像データ・シフトレジスタ２３、飛越走査
CRT（標準テレビジヨン装置）２４よりなる。４
はCRT表示データを格納するリフレツシユメモ
リで、該リフレツシユメモリを両系統１，２及び
中央処理装置（CPU）３が時分割で共用する。
５はクロツク信号ａ，ｂ及び切替指示信号ｃ等を
出力する時分割コントローラである。６は切替指
示信号ｃにより順次走査系統１、飛越走査系統２
およびCPU３のリフレツシユメモリアクセス動
作を切り替えるマルチプレクサである。

第１図の動作を説明するためのタイミングチヤ
ートを第２図に示す。第２図において、クロツク
信号ａを基準にした場合、クロツク信号ｂの周期
はクロツクａの周期の２倍に設定され、切替指示
信号ｃの発生タイミングはクロツク信号ａの４倍
に設定される。マルチプレクサ６は切替指示信号
ｃの供給を受ける毎に、その指示にしたがつて順
次走査系統１、飛越走査系統２およびCPU３の
リフレツシユメモリ４に対するアクセス動作を順
次走査→飛越走査→順次走査→CPU→順次走査
→飛越走査→…のように切り替えていく。この結
果、順次走査系統１には２回に１回リフレツシユ
メモリ４に対するアクセス動作が割当てられ、飛
越走査系統２とCPU３にはそれぞれ４回に１回
アクセス動作が割当てられることになる。以下、
第２図により第１図の動作を説明するが、第２図
では便宜上、リフレツシユメモリ４のアクセス時
間はクロツクａの周期の約４倍かゝるとし、又、
リフレツシユメモリ４の40番地から順に、それぞ
れ８画素単位に画像データＡ，Ｂ，Ｃ…が格納さ
れているとしている。

順次走査系統の動作初め順次走査アドレスカウンタ１１及び順次走
査画像データ・シフトレジスタ１３はオールクリ
アされているとする。サイクルt₁のあたまで切替
指示信号ｃが順次走査系統１を指定すると、マル
チプレクサ６を通して、順次走査アドレスカウン
タ１１の下位３ビツトを除く上位ビツトがリフレ
ツシユメモリ４に供給され、該リフレツシユメモ
リ４がアクセスされる。このアクセス動作に対し
て、リフレツシユメモリ４のデータ読出しはサイ
クルt₄の終りで完了し、該リフレツシユメモリ４
の０番地の画像データＡ（８ビツト）が順次走査
画像データ・シフトレジスタ１３にセツトされ
る。該シフトレジスタ１３の画像データＡは、ク
ロツク信号ａに同期して次のサイクルt₅から１ビ
ツトずつシリアルに出力され、サイルt₁₂の中ほ
どで終了する。

この間、順次走査アドレスカウンタ１１もクロ
ツク信号ａによつて２進カウントされており、サ
イクルt₈では、下位３ビツトを除く上位ビツトに
注目した場合、内容が０から１に更新されてい
る。サイタルt₉のあたまで切替指示信号ｃは再び
順次走査系統１を指定し、順次走査アドレスカウ
ンタ１１の値（下位３ビツトは除外）がリフレツ
シユメモリ４に供給される。これに対するリフレ
ツシユメモリ４のデータ読出しがサイクルt₁₂の
終りで完了し、１番地の画像データＢ（８ビツト）
が順次走査画像データ・シフトレジスタ１３にセ
ツトされる。該シフトレジスタ１３にセツトされ
た画像データＢは、次のサイクルt₁₃から１ビツ
トずつシリアルに出力され、サイクルt₂₀で終了
する。

同様にして、サイクルt₁₇，t₂₅，…とクロツク
信号ａの８クロツクおきに順次走査系１のアクセ
ス動作が指定され、これに対応して、リフレツシ
ユメモリ４における２番地、３番地、…の画像デ
ータＣ，Ｄ，…がサイクルt₂₀，t₂₈，…の終りに
シフトレジスタ１３にセツトされる。そして、
t₂₁〜t₂₈ではデータＣが、t₂₉〜t₃₇ではデータＤと
いうように、シフトレジスタ１３から１ビツトず
つ画像データがシリアルに出力される。

一方、順次走査同期信号発生回路１２は順次走
査アドレスカウンタ１１の内容を入力して、水平
同期信号、垂直同期信号を作成する。この水平同
期信号と垂直同期信号は、上記順次走査画像デー
タ・シフトレジスタ１から出力される画像データ
とワイヤド・オアされて順次走査CRT１４に入
力される。順次走査CRT１４のラスタは、クロ
ツク信号ａに同期して走査されており、入力画像
データがCRT１４上にちらつきなく表示される。

飛越走査系統の動作この場合にも、初め飛越走査アドレスカウンタ
２１及び飛越走査画像データ・シフトレジスタ２
３はオールクリアされているとする。該飛越走査
系統２に対するリフレツシユメモリ４のアクセス
動作は、サイクルt₅，t₂₁…というように、クロツ
ク信号ａの16クロツクおき（クロツク信号ｂの８
クロツクおき）に割当てられる。サイクルt₅のあ
たまで切替指示信号ｃが飛越走査系統２を指定す
ると、マルチプレクサ６を通して、飛越走査アド
レスカウンタ２１の下位３ビツトを除く上位ビツ
トがリフレツシユメモリ４に供給され、該リフレ
ツシユメモリ４がアクセスされる。このアクセス
動作に対して、リフレツシユメモリ４のデータ読
出しはサイクルt₈の終りで完了し、０番地の画像
データＡが飛越走査画像データ・シフトレジスタ
２３にセツトされる。該シフトレジスタ２３の画
像データＡは、クロツク信号ｂに同期してサイク
ルt₉から１ビツトずつシリアルに出力され、サイ
クルt₂₄の前半で終了する。

この間、飛越走査アドレスカウンタ２１もクロ
ツク信号ｂで２進カウントされており、サイクル
t₁₅では、下位３ビツトを除く上位ビツトに注目
した場合、０から１に更新され、それがサイクル
t₃₀まで続く。サイクルt₂₁のあたまで切替指示信
号ｃが再び飛越走査系統２を指示すると、その時
の飛越走査アドレスカウンタ２１の値（下位３ビ
ツトは除外）がリフレツシユメモリ４に供給され
る。これに対するリフレツシユメモリ４のデータ
読出しがサイクルt₂₄の終りで完了し、１番地の
画像データＢが飛越走査画像データ・シフトレジ
スタ２３にセツトされる。該シフトレジスタ２３
にセツトされた画像データＢは、次のサイクル
t₂₅から１ビツトずつシリアルに出力される。

一方、飛越走査同期信号発生回路２２は飛越走
査カウンタ２１の内容を入力して、水平同期信
号、垂直同期信号を作成する。この水平同期信号
と垂直同期信号は、上記飛越走査画像データ・シ
フトレジスタ２３から出力される画像データとワ
イヤド・オアされて飛越走査CRT２４に入力さ
れる。当然のことながら、この飛越走査CRT２
４のラスタ走査はクロツク信号ｂに同期してい
る。

このように、飛越走査系統２の動作は、クロツ
ク周期が異なる点を除けば、基本的には順次走査
系統１の動作と同じである。たゞし、飛越走査系
統２では、１画面の画像データを表示するのに、
１回目は奇数走査線の画像データを表示し、２回
目は偶数走査線の画像データを表示するというよ
うに、２回に分けて表示することになる。このた
め、ある走査線の画像データが全てリフレツシユ
メモリ４から読み出される毎に、時分割コントロ
ーラ５は信号線７を通して、飛越走査カウンタ２
１の走査線指定アドレス部を＋１し、リフレツシ
ユメモリ４の画像データ読出しとCRT２４の飛
越走査との同期をとつている。なお、飛越走査系
統２では、順次走査系統１における１画面の表示
期間で、その半分にあたる奇数あるいは偶数走査
線の画像データが表示されるでだけであるため、
順次走査に比べて“ちらつき”の出るのは否めな
い。

中央処理装置の動作第２図のタイミングチヤートでは、サイクル
t₁₃〜t₁₆，t₂₉〜t₃₂，…がCPU３のために割当てら
れている。この期間を利用して、CPU３はリフ
レツシユメモリ４をアクセスし、画像データの書
き換え等を実行する。この時、マルチプレクサ６
はCPU３から出力されるメモリアドレスを選択
してリフレツシユメモリ４に供給する。画像デー
タはデータ線９を通して転送される。

以上、本発明の一実施例について説明したが、
飛越走査CRT２４の入力側から信号線８を引き
出し、これに他の標準ビデオ機器を接続すること
により、飛越走査系統２で得られる標準ビデオ信
号を他の標準ビデオ機器に与えることも可能であ
る。

なお、リフレツシユメモリ４の各番地には８画
素単位の画像データが格納されているとしたが、
勿論、これは単なる一例にすぎず、８画素以上で
も、それ以下でも同様である。

〔発明の効果〕

以上説明したように、本発明によれば、共通の
コントローラの制御下でもつて１系統のリフレツ
シユメモリより順次走査用画像データと飛越走査
用画像データを読み出し、順次走査と飛越走査の
両方式の表示を同時に行うことができ、比較的低
コストで両方式の混合した表示システムを構築す
ることが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２
図は第１図の動作を説明するためのタイミング図
である。１……順次走査系統、２……飛越走査系統、３
……中央処理装置、４……リフレツシユメモリ、
５……時分割コントローラ、６……マルチプレク
サ、１１……順次走査アドレスカウンタ、１２…
…順次走査同期信号発生回路、１３……順次走査
画像データ・シフトレジスタ、順次走査CRT、
２１……飛越走査アドレスカウンタ、２２……飛
越走査同期信号発生回路、２３……飛越走査画像
データ・シフトレジスタ、２４……飛越走査
CRT。

Claims

【特許請求の範囲】１同一リフレツシユメモリの画像情報を順次走
査形式のデイスプレイ装置と飛越走査形式のデイ
スプレイ装置に同時に表示せしめる画像表示制御
装置において、第１クロツクにより更新される第１アドレスカ
ウンタと、該第１アドレスカウンタの内容を入力
して水平同期信号、垂直同期信号を生成する第１
同期信号発生回路と、前記リフレツシユメモリか
ら読み出された画像情報を格納し、第１クロツク
に同期してビツトシリアルに読み出す第１シフト
レジスタからなり、前記水平同期信号、垂直同期
信号及び画像情報を順次走査形式のデイスプレイ
装置に与える順次走査制御系と、第２クロツクにより更新される第２アドレスカ
ウンタと、該第２アドレスカウンタの内容を入力
して水平同期信号、垂直同期信号を生成する第２
同期信号発生回路と、前記リフレツシユメモリか
ら読み出された画像情報を格納し、第２クロツク
に同期してビツトシリアルに読み出す第２シフト
レジスタからなり、前記水平同期信号、垂直同期
信号及び画像情報を飛越走査形式のデイスプレイ
装置に与える飛越走査制御系と、前記第１アドレスカウンタあるいは第２アドレ
スカウンタの側に所定の時間間隔で切換え、該第
１アドレスカウンタあるいは第２アドレスカウン
タの内容により前記リフレツシユメモリの画像情
報を読み出して前記第１シフトレジスタあるいは
第２シフトレジスタに与えるマルチプレクサと、第１クロツクと該第１クロツクの２倍の周期を
有する第２クロツク、及び切替指示信号を発生
し、第１クロツクは前記順次走査制御系へ、第２
クロツクは前記飛越走査制御系へ、切替指示信号
は前記マルチプレクサへそれぞれ与える時分割コ
ントローラとを有することを特徴とする画像表示
制御装置。