JPH03220462A - 参照電圧設定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要コ 論理回路などを含み動作試験のされるＬＳＩに印加する
参照電圧を設定する参照電圧設定回路に関し、 スキャン処理によりＬＳＩを順次に試験するとき、簡易
、安全に参照電圧を設定できる参照電圧設定回路を提供
することを目的とし、 被試験電圧端子と、参照電圧印加端子とに接続され、両
端子の電圧の大小を比較するコンパレータを具備し、該
コンパレータの出力をスキャンアウト信号端子から取り
出すことにより、論理回路を含むＬＳＩの被試験電圧端
子に現れる電圧をチェックする機能を有するＬＳＩの参
照電圧設定回路において、参照電圧印加端子と接地との
間に接続された可変抵抗及びＬＳＩ内の内部電源とを具
備することで構成する。

［産業上の利用分野コ 論理回路などを含み動作試験のされるＬＳＩに印加する
参照電圧を設定する参照電圧設定回路に関する。

論理回路などで構成されるプリント基板上のＬＳＩをス
キャン処理により順次に試験するとき、ＬＳＩの動作測
定のため直流参照電圧を外部から印加する必要がある。

その参照電圧は外部直流電源を使用していたから、誤操
作や故障のとき高電圧をＬＳＩに印加して、基板上の全
部のＬＳＩを破壊することがあった。そのためＬＳＩを
破壊させない安全な参照電圧印加用の電源装置を開発す
ることが要望された。

［従来の技術］ プリント基板に搭載され、論理回路などを含んで構成さ
れるＬＳＩについて、動作試験を行い、スキャン処理に
より順次にチェックしている。このとき、通常は機能試
験とネット試験を行う。複数のＬＳＩを搭載した基板同
士のコネクタ端子から、所定の入力信号を与え、入力信
号に応した期待値が各ＬＳＩの出力端子から得られてい
るかどうかを調べて、各ＬＳＩの機能試験を行う。即ち
、ＬＳＩに印加する端子電圧が成る基準値より上である
か下であるかによって、当該ＬＳＩの出力値“１”０”
の判定を行い。その論理が期待値と一致しているかどう
かを判定する。

またネット試験とは基板上に配置された前段ＬＳＩの出
力端子と、後段ＬＳＩの入力端子とを結合している配線
について試験する。配線の両端電圧をそれぞれ比較器で
、参照電圧と比較して配線両端間に生じた電圧降下の大
小により配線が適正かどうかを８周べることである。

第３図は参照電圧の設定回路を示す。前記試験のため参
照電圧との比較用に、コンバータを使用するが、そのコ
ンパレータの一方の端子に参照電圧を与えるため、８−
１は例えば−１，３■の直流電源、８−２は抵抗素子を
示し、この部分は内部電源である。また１０は電圧が可
変にできる外部直流電源を示している。参照電圧印加端
子９を開放とすれば、参照電圧Ｖｒは−１，３■に固定
された値となる。参照電圧印加端子９を電源１０と接続
するときは、端子９の電圧は電源１０の電圧と等しくな
る。そのため外部直流型ＳＩＯの値により参照電圧を任
意の値に調整できる。

［発明が解決しようとする課題］ 第３図の回路により各コンパレータの参照電圧側端子に
参照電圧Ｖｒを印加している。そしてＬＳＩのチップは
プリント板に多数並置され、共通の参照電圧印加端子９
を使用して多数のＬＳＩに必要な参照電圧を与えている
。そのため第３図の直流型ａ１０の故障またはオペレー
タに誤操作があると、端子９に外部直流電源１０の異常
な高電圧が直接印加されるということが発生する。その
ときＬＳＩは全てが一瞬のうちに破壊されるという危険
性を有している。

本発明の目的は前述の欠点を改善し、スキャン処理によ
りＬＳＩを順次に試験するとき、簡易、安全に参照電圧
を設定できるようにした参照電圧設定回路を提供するこ
とにある。

［課題を解決するための手段］ 第１図は本発明の原理構成としてＬＳＩのネット試験を
行う場合の、後段側ＬＳＩを示す図である。第１図にお
いて、１はＬＳＩ、２は論理回路、３−１．３−２−−
−はコンパレータ、４はスキャン制御回路、５はスキャ
ン制御回路の制御用信号端子、６はスキャンアウト信号
端子、９は参照電圧印加端子、８は内部電源（内部抵抗
Ｒｉ）、１２は可変抵抗（例えばＲｅ）、１３は接地を
示している。

被試験電圧端子１１−１．１１−２−　と、参照電圧印
加端子９とに接続され、両端子の電圧の大小を比較する
コンパレータ３−Ｌ３−２−を具備し、該コンパレータ
３−１．３−２−の出力をスキャンアウト信号端子６か
ら取り出すことにより、論理回路２を含むＬＳＩの被試
験電圧端子１１−１．１１−２−に現れる電圧をチェッ
クする機能を有するＬＳＩの参照電圧設定回路において
、本発明は下記の構成としている。即ち、 参照電圧印加端子９と接地１３との間に接続された可変
抵抗１２とり、ＳＩ内の内部電源８とを具備することで
構成される。

［作用］ 第１図に図示しない前段ＬＳＩの出力電圧が、被試験電
圧端子１ｌ−Ｌｌｌ−２−に現れたとき、その電圧を参
照電圧印加端子９の電圧とを対応するコンパレータ３−
１．３−２−で比較する。端子１１の電圧が参照電圧よ
り小さいとき、各コンパレータ３の出力は“０”、大き
いとき出力は“１”となる。

スキャン制御回路の制御用信号端子５に印加される信号
は、被試験電圧端子１１と関連してコンパレータ３の出
力をスキャンアウト信号端子に出力すべく印加する。そ
のためスキャンアウト信号端子６から、“１”または“
０”を得て、前段ＬＳＩとの間の配線について良否を判
定できる。またコンパレータ３との結線を変更して機能
試験を行えば、論理回路２について良否を判定できる。

この時、参照電圧印加端子９の電圧は内部電源８の電圧
を抵抗分割したものである。即ち、内部電源マの内部抵
抗Ｒｉと外部抵抗Ｒｅとの比で定まる。

ＲｅをＯ−■まで変化させることにより、参照電圧印加
端子９の電圧はＯＶから電源８からの電圧例えば１．３
ｖまで可変に出来る。外部抵抗１２には高圧の電源を具
備しないから、ＬＳＩが破壊される危険性はなくなった
。

［実施例］ 第２図は本発明の実施例として、第１図の可変抵抗１２
について具体的な構成を示す図である。

第２図において、１４−１．１４−２−　は抵抗素子、
１５−１゜１５−２−−はリレー接点、１６は電圧測定
手段、１７はマイクロプロセッサのような制御手段を示
す。

なお制御手段１７はＬＳＩの試験を行うためのＬＳｌテ
スタの中央処理装置と兼用すると有効である。抵抗素子
１４−Ｌｉ２−２−　　を同一抵抗値とした場合、コン
パレータ３−Ｌ３−２−・に印加すべき参照電圧の大き
さを予めマイクロプロセ・ノサ１７に設定して置き、当
初はリレー接点１５−１．１５−２−を駆動することな
く、内部電源８を端子９と接続する。

電圧測定手段１６により端子９の電圧を測定してマイク
ロプロセッサ１７に通知し、マイクロプロセ、す１７が
判断する。そしてリレー接点１５−Ｌｉ２−２−の幾つ
かを駆動すれば、端子９の電圧が所定値に容易に設定す
ることが出来る。

次に抵抗素子１４−１．１４−２・・・・・の抵抗値を
互いにバイナリとなるように設定しておくと、抵抗値は
Ｒ１＝Ｒ２／　　２　　＝Ｒ３／　　４　−−−＝Ｒｎ
／　　２　Ｉ′Ｉ−直となり、この場合は端子９の電圧
変化を直線的にすることが容易に出来る。したがって参
照電圧の設定値変化が容易に出来る。

［発明の効果〕 このようにして本発明によると、コンパレータに印加す
る参照電圧を抵抗のような受動素子のみで設定できるか
ら、電圧制御部において故障や誤操作があっても、プリ
ント基板に搭載されたＬＳＩを破壊することがない効果
を有する。

１−・ＬＳＩ ２−・論理回路 ３−Ｌ３−２−−コンパレータ ６−・スキャンアウト信号端子 ８・・・内部電源 ９−・・参照電圧印加端子 １１−１．ＩＬ２−・被試験電圧端子 １２−可変抵抗 １３−接地

Claims (1)

1. 【特許請求の範囲】 I 、被試験電圧端子（１１−１）（１１−２）・・・
   ・・と、参照電圧印加端子（９）とに接続され、両端子
   の電圧の大小を比較するコンパレータ（３−１）（３−
   ２）・・・・・を具備し、該コンパレータ（３−１）（
   ３−２）・・・・・の出力をスキャンアウト信号端子（
   ６）から取り出すことにより、論理回路（２）を含むＬ
   ＳＩ（１）の被試験電圧端子（１１−１）（１１−２）
   ・・・・・に現れる電圧をチェックする機能を有するＬ
   ＳＩの参照電圧設定回路において、 参照電圧印加端子（９）と接地（１３）との間に接続さ
   れた可変抵抗（１２）とＬＳＩ（１）内の内部電源（８
   ）とを具備することを特徴とする参照電圧設定回路。 II、請求項第１項記載の可変抵抗として、抵抗・リレー
   の直列回路を複数組並列接続し、該直列回路の両端に接
   続した電圧測定器の測定値をマイクロプロセッサに印加
   し、該マイクロプロセッサは、前記直列回路の両端の電
   圧が所望値となるように前記リレーの接点のメーク位置
   を制御することを特徴とする参照電圧設定回路。