JPH03220470A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理動作機能などのテスト用回路を有する集積
回路に関し、特に入力側や出力側のＡＣ特性やＤＣ特性
のテストを行なう集積回路に関する。

〔従来の技術〕

従来、かかる集憤回路（以下、ＩＣと称す）における論
理動作などのテストは出力側のＤＣ（直流）特性のみを
チエツクしている。

第２図はかかる従来の一例を示す集積回路のブロック図
である。

第２図に示すように、従来のＩＣは入力外部端子１ａを
介してデータ信号を入力する入力バッファ回路２ａと、
入力外部端子１ｂを介して制御信号を入力する入力バッ
ファ回路２ｂと、この入力バッファ回路２ｂからの制御
信号により入力バッファ回路２ａの出力データを切換え
る入力信号切換回路３と、入力信号切換回路３の一方の
出力に接続され且つ論理動作を行なう論理回路４と、入
力バッファ回路２ｂからの制御信号により入力信号切換
回路３の他方の出力と論理回路４の出力とを切換える出
力信号切換回路６と、出力信号切換回路６および出力用
外部端子８間に接続された出力バッファ回路７とを有し
ている。

かかるＩＣのテストは、入力外部端子１ｂより入力され
る制御信号により入力信号切換回路３と出力信号切換回
路６を動作させ、論理回路４と出力バッファ回路７を切
り離し、入力データ信号を用いて出力バッファ回路７の
ＤＣテストを行っている。

〔発明が解決しようとする課題〕

上述した従来のＩＣは、入力信号切換回路と出力信号切
換回路を制御して入力バッファからの入力信号を論理回
路を通さずに直接出力バッファへ伝達しているため、出
力バッファのＤＣ特性をテストすることは出来るが、入
力バッファ及び出力バッファのＡＣ特性についてはテス
ト出来ないという欠点がある。

本発明の目的は、かかる入出力バッファのＡＣ特性をも
テストすることのできる集積回路を提供することにある
。

〔課題を解決するための手段〕

本発明のＩＣは、異なる入力用外部端子からそれぞれデ
ータ信号と制御信号およびテスト信号を入力するための
第一、第二および第三の入力バッファ回路と、前記第二
の入力バッファ回路の出力に基ずき前記第一の入力バッ
ファ回路の出力を切換えるための入力信号切換回路と、
前記入力信号切換回路の一方の出力を入力して論理動作
を行なわせる論理回路と、前記入力信号切換回路の他方
の出力を入力して保持し且つ前記第三の入力バッファ回
路の出力に基ずき保持した前記データ信号を試験するた
めのテスト回路と、前記第二の入力バッファ回路の出力
に基ずき前記論理回路の出力および前記テスト回路の出
力を切換えるための出力信号切換回路と、前記出力信号
切換回路および出力用外部端子間に接続された出力バッ
ファ回路とを有して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すＩＣのブロック図であ
る。

第１図に示すように、本実施例は入力用外部端子１ａ〜
１ｃからそれぞれデータ信号、制御信号およびテスト信
号を入力するための入力バッファ回路２ａ〜２Ｃと、入
力外部端子１ｂより制御信号を入力することにより論理
回路４とテスト回路５への入力データ信号を切換える入
力信号切換回路３と、同様にこの制御信号により論理回
路４とテスト回路５から出力されるデータ信号を切換え
る出力信号切換回路６と、出力外部端子８ヘデ一タ信号
を出力するための出力バッファ回路７とを具備し、テス
ト回路５は入力データ信号を一時保持するための容量素
子からなる信号保持回路９と入力用外部端子ＩＣから入
力されるテスト信号により一時保持した入力データ信号
を任意の時間で出力させる保持データ出力制御回路１０
とを有している。

すなわち、入力用外部端子１ａから入力された入力信号
は入力バッファ回路２ａを介して入力信号切換回路３に
入力される。この入力信号切換回路３は入力用外部端子
１ｂから入力バッファ回路２ｂを通して入力される制御
信号により入力信号を論理回路４又はテスト回路５へ切
換える。さらに、この制御信号は出力信号切換回路６に
も同時に入力されるので、出力信号切換回路６は論理回
路４からの出力とテスト回路５からの出力を選択し、出
力バッファ回路７を通して出力用外部端子８に出力する
。この入力用外部端子２ｂから制御信号が入力されると
、入力バッファ回路２ａを介して送出された入力信号は
入力信号切換回路３を通してテスト回路５に入力される
。従って、テスト回路５の出力は、出力信号切換回路６
および出力バッファ回路７を通して出力用外部端子８に
送出される。また、逆に制御信号が入力されない時、入
力信号は入力信号切換回路３を介して論理回路４に入力
される。論理回路４の出力は出力信号切換回路６を通り
出力バッファ回路７から出力用外部端子８に送出される
。

そこで、本実施例のテスト回路５は入力信号のデータを
一時保持する信号保持回路９と、この信号保持回路９に
保持されたデータを任意の時間で出力させる保持データ
出力制御回路１０とで構成され、信号保持回路９はＩＣ
で要求される動作周波数及び動作電圧等で入力信号を充
電できる容量を有するコンデンサ等で構成する。また、
保持データ出力制御回路１０は入力用外部端子１ｃから
入力バッファ回路２Ｃを介してテスト信号が入力され、
このテスト信号により信号保持回路９で保持されている
データを出力するように構成される。

かかるテスト回路５を設け、これを制御することにより
、入力バッファ回路２ａ及び出力バッファ回路７のＡＣ
特性のテストを行なうことができる。

まず、入力外部端子１ｂから制御信号を入力し、入力信
号切換回路３を制御することにより入力信号をテスト回
路５に入力する経路を作る。このとき、テスト回路５に
おける保持データ出力制御回路１０を閉じておき、ＩＣ
で要求される動作周波数及び動作電圧の入力信号を入力
バッファ回路２ａを通してテスト回路５の信号保持回路
９に充電する。次に、入力バッファ回路２Ｃにテスト信
号を入力し、テスト回路５の保持データ出力制御回路１
０を開くと、保持していた入力信号が出力バッファ回路
７に出力される。もし、入力バッファ回路２ａが正常に
動作していれば、出力外部端子８に入力信号に見合った
出力信号が現われる。逆に、入力バッファ回路２ａのＡ
Ｃ特性が悪い場合は、信号保持回路９を十分に充電する
ことができないため、出力外部端子８に入力信号に見合
った出力信号が現われない。従って、かがるテストを行
うことにより、入力バッファ回路２ａのＡＣ特性をテス
トすることが出来る。

次に、テスト回路５の保持データ出力制御回路１０を閉
じて信号保持回路９を十分に充電しておく、入力用外部
端子１ｃから入力するテスト信号を保持データ出力制御
回路１０のトリガに用いる。このトリガによって信号保
持回路９に蓄積しであるデータが出力バッファ回路７に
出力されると、出力バッファ回路７のＡＣ特性をテスト
することができる。

このテスト回路５の保持データ出力制御回路１０を常時
開いておけば、入力信号は入力バッファ回路２ａから直
接出力バッファ回路７に伝達されるなめ、入力信号によ
り出力バッファ回路７の出力レベルを決めることができ
るので、出力バッファ回路７のＤＣテストも行なうこと
ができる。

また、複数の制御信号を用い、複数の入力信号を切換え
るように入力信号切換回路３を構成すれば、複数の入力
バッファ回路のＡＣ及びＤＣテストを実現できる。

また、上述した実施例のほかに、テスト回路５の保持デ
ータ出力制御回路１０に拡散容量の大きなトランジスタ
を用いることにより、信号保持回路９をこのトランジス
タの拡散容量で代用することもできる。更に、この信号
保持回路９は、ＩＣに要求される動作周波数や動作電圧
により、配線容量あるいはトランジスタなどに寄生する
寄生容量をもって代用することもできる。

〔発明の効果〕

以上説明したように、本発明の集積回路は、論理回路と
同様に入力信号切換回路と出力信号切換回路間に入力信
号を一時保持する信号保持手段とテスト信号により一時
保持したデータ信号を任意の時間に出力する保持データ
出力制御手段を含むテスト回路を接続することにより、
内蔵されている入力バッファ回路および出力バッファ回
路のＤＣ特性だけでな（ＡＣ特性をも容易に効率よく試
験することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す集積回路のブロック図
、第２図は従来の一例を示す集積回路のブロック図であ
る。 １ａ〜ＩＣ・・・入力用外部端子、２ａ〜２Ｃ・・・入
力バッファ回路、３・・・入力信号切換回路、４・・・
論理回路、５・・・テスト回路、６・・・出力信号切換
回路、７・・・出力バッファ回路、８・・・出力用外部
端子、９・・・信号保持回路、１０・・・保持データ出
力制御回路。

Claims (1)

1. 【特許請求の範囲】 １、異なる入力用外部端子からそれぞれデータ信号と制
   御信号およびテスト信号を入力するための第一、第二お
   よび第三の入力バッファ回路と、前記第二の入力バッフ
   ァ回路の出力に基ずき前記第一の入力バッファ回路の出
   力を切換えるための入力信号切換回路と、前記入力信号
   切換回路の一方の出力を入力して論理動作を行なわせる
   論理回路と、前記入力信号切換回路の他方の出力を入力
   して保持し且つ前記第三の入力バッファ回路の出力に基
   ずき保持した前記データ信号を試験するためのテスト回
   路と、前記第二の入力バッファ回路の出力に基ずき前記
   論理回路の出力および前記テスト回路の出力を切換える
   ための出力信号切換回路と、前記出力信号切替回路およ
   び出力用外部端子間に接続された出力バッファ回路とを
   有することを特徴とする集積回路。 ２、請求項１記載のテスト回路は、データ信号を保持す
   る容量素子手段と、テスト信号により制御されるトラン
   ジスタ・スイッチング手段とを含むことを特徴とする集
   積回路。