JPH06138189A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06138189A JPH06138189A JP4292837A JP29283792A JPH06138189A JP H06138189 A JPH06138189 A JP H06138189A JP 4292837 A JP4292837 A JP 4292837A JP 29283792 A JP29283792 A JP 29283792A JP H06138189 A JPH06138189 A JP H06138189A
- Authority
- JP
- Japan
- Prior art keywords
- internal circuit
- teg
- circuit
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 description 4
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】半導体装置の総端子数を減らすこと。
【構成】内部回路１とＴＥＧ部２に対して、電界効果ト
ランジスタＱ１〜Ｑ８とインバータＡとを含む接続選択
回路６および制御信号を入力するための選択信号入力端
子７を設けて、内部回路の動作用信号を入力する入力用
端子４と動作結果を取り出す出力用端子５を、ＴＥＧ部
２の測定用信号入力端子および測定結果を取り出す出力
用端子として共通に用い、選択信号がＨレベルかＬレベ
ルかにより、入力用および出力用端子４、５への内部回
路およびＴＥＧ部の接続を選択する。 【効果】従来内部回路とＴＥＧ部それぞれに別の端子を
用いたのが、共通に使用するために、内部回路またはＴ
ＥＧ部用の一方の入力用および出力用端子を無くすこと
ができ、総端子数を少なくできる。
ランジスタＱ１〜Ｑ８とインバータＡとを含む接続選択
回路６および制御信号を入力するための選択信号入力端
子７を設けて、内部回路の動作用信号を入力する入力用
端子４と動作結果を取り出す出力用端子５を、ＴＥＧ部
２の測定用信号入力端子および測定結果を取り出す出力
用端子として共通に用い、選択信号がＨレベルかＬレベ
ルかにより、入力用および出力用端子４、５への内部回
路およびＴＥＧ部の接続を選択する。 【効果】従来内部回路とＴＥＧ部それぞれに別の端子を
用いたのが、共通に使用するために、内部回路またはＴ
ＥＧ部用の一方の入力用および出力用端子を無くすこと
ができ、総端子数を少なくできる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に装置本
来の機能を果たすための内部回路とは別に、電気特性測
定のためだけに設けられているＴＥＧ（ｔｅｓｔ ｅｌ
ｅｍｅｎｔｇｒｏｕｐ）部を有する半導体装置に関す
る。
来の機能を果たすための内部回路とは別に、電気特性測
定のためだけに設けられているＴＥＧ（ｔｅｓｔ ｅｌ
ｅｍｅｎｔｇｒｏｕｐ）部を有する半導体装置に関す
る。
【０００２】
【従来の技術】上述のＴＥＧ部を有する従来の半導体装
置は、図３の平面図に示すように、論理演算を行う演算
回路や情報の記憶を行う記憶装置などが設けられている
内部回路１と、外部からの信号を内部回路に入力するた
めの入力端子１４、１４と、出力端子１５、１５と、半
導体装置を構成するトランジスタなどの素子の電気特性
を測定するために特に設けられているＴＥＧ部２と、Ｔ
ＥＧ部２への測定用信号入力端子１６、１６と、出力用
端子１７、１７とが半導体基板上に形成されて成るもの
である。そして、この半導体装置の内部回路１を動作さ
せるためには、適当な信号発生装置を用いて入力端子１
４から動作用の信号を入力し、内部回路における演算結
果や記憶情報を出力端子１５から取り出していた。ま
た、ＴＥＧ部２の電気特性測定を行う場合は、入力端子
１６に測定用信号を入力し、ＴＥＧ部における素子の測
定結果を出力端子１７から取り出していた。
置は、図３の平面図に示すように、論理演算を行う演算
回路や情報の記憶を行う記憶装置などが設けられている
内部回路１と、外部からの信号を内部回路に入力するた
めの入力端子１４、１４と、出力端子１５、１５と、半
導体装置を構成するトランジスタなどの素子の電気特性
を測定するために特に設けられているＴＥＧ部２と、Ｔ
ＥＧ部２への測定用信号入力端子１６、１６と、出力用
端子１７、１７とが半導体基板上に形成されて成るもの
である。そして、この半導体装置の内部回路１を動作さ
せるためには、適当な信号発生装置を用いて入力端子１
４から動作用の信号を入力し、内部回路における演算結
果や記憶情報を出力端子１５から取り出していた。ま
た、ＴＥＧ部２の電気特性測定を行う場合は、入力端子
１６に測定用信号を入力し、ＴＥＧ部における素子の測
定結果を出力端子１７から取り出していた。
【０００３】
【発明が解決しようとする課題】上記の内部回路の動作
およびＴＥＧ部における電気特性測定においては、それ
ぞれ異なる入力用端子および出力用端子を用いていた。
そのため、装置の総端子数が増大し、基板面積が大きく
なってしまうという問題があった。
およびＴＥＧ部における電気特性測定においては、それ
ぞれ異なる入力用端子および出力用端子を用いていた。
そのため、装置の総端子数が増大し、基板面積が大きく
なってしまうという問題があった。
【０００４】
【課題を解決するための手段】上記課題に対して本発明
では、１枚の半導体基板上に形成されている、内部回路
とＴＥＧ部に対して共通に入力端子と出力端子を設け、
また、この端子の内部回路とＴＥＧ部に対する接続の接
続選択回路を設け、内部回路動作の場合には内部回路
に、ＴＥＧ部の測定の場合にはＴＥＧ部にのみ前記入力
端子及び出力端子を接続するようにしている。
では、１枚の半導体基板上に形成されている、内部回路
とＴＥＧ部に対して共通に入力端子と出力端子を設け、
また、この端子の内部回路とＴＥＧ部に対する接続の接
続選択回路を設け、内部回路動作の場合には内部回路
に、ＴＥＧ部の測定の場合にはＴＥＧ部にのみ前記入力
端子及び出力端子を接続するようにしている。
【０００５】
【実施例】つぎに図面を参照して本発明を説明する。図
１は本発明の一実施例の平面図である。図において、１
はこの半導体装置本来の機能を果たすための演算回路や
情報記憶装置などを含む内部回路であり、２はこの半導
体装置を構成するトランジスタなどの素子の電気特性を
測定するために特に設けてあるＴＥＧ部である。また、
内部回路１と、装置基板の周辺に設けてある入力用端子
４、４および出力用端子５、５との間に、ドレイン、ソ
ースが接続された電界効果トランジスタＱ１〜Ｑ４と、
同じく入力用端子４、４および出力用端子５、５と、Ｔ
ＥＧ部２との間にドレイン、ソースが接続された電界効
果トランジスタＱ５〜Ｑ８と、トランジスタＱ１〜Ｑ４
の共通ゲートが入力側でトランジスタＱ５〜Ｑ８の共通
ゲートを出力側に接続されたインバータＡとにより、内
部回路１とＴＥＧ部２を入力用および出力用の端子群に
選択接続するための接続選択回路６が構成されている。
そして、接続選択回路６のトランジスタＱ１、Ｑ４の共
通ゲートからは接続選択回路を制御するための選択信号
入力端子７が引き出されている。
１は本発明の一実施例の平面図である。図において、１
はこの半導体装置本来の機能を果たすための演算回路や
情報記憶装置などを含む内部回路であり、２はこの半導
体装置を構成するトランジスタなどの素子の電気特性を
測定するために特に設けてあるＴＥＧ部である。また、
内部回路１と、装置基板の周辺に設けてある入力用端子
４、４および出力用端子５、５との間に、ドレイン、ソ
ースが接続された電界効果トランジスタＱ１〜Ｑ４と、
同じく入力用端子４、４および出力用端子５、５と、Ｔ
ＥＧ部２との間にドレイン、ソースが接続された電界効
果トランジスタＱ５〜Ｑ８と、トランジスタＱ１〜Ｑ４
の共通ゲートが入力側でトランジスタＱ５〜Ｑ８の共通
ゲートを出力側に接続されたインバータＡとにより、内
部回路１とＴＥＧ部２を入力用および出力用の端子群に
選択接続するための接続選択回路６が構成されている。
そして、接続選択回路６のトランジスタＱ１、Ｑ４の共
通ゲートからは接続選択回路を制御するための選択信号
入力端子７が引き出されている。
【０００６】つぎに本例の動作について説明する。まず
内部回路１が動作の場合は、選択信号入力端子７はＨレ
ベルの信号が入力されていて、トランジスタＱ１〜Ｑ４
はオン、インバータＡにより共通ゲートがＬレベルとな
っているトランジスタＱ５〜Ｑ８はオフとなって、内部
回路１が選択される。適当な信号源に接続された入力用
端子４、４への入力に対応じた、内部回路の演算回路の
演算結果は出力用端子５、５に接続されているディスプ
レイ装置などに表示される。
内部回路１が動作の場合は、選択信号入力端子７はＨレ
ベルの信号が入力されていて、トランジスタＱ１〜Ｑ４
はオン、インバータＡにより共通ゲートがＬレベルとな
っているトランジスタＱ５〜Ｑ８はオフとなって、内部
回路１が選択される。適当な信号源に接続された入力用
端子４、４への入力に対応じた、内部回路の演算回路の
演算結果は出力用端子５、５に接続されているディスプ
レイ装置などに表示される。
【０００７】選択信号入力端子７がＬレベルのときはＴ
ＥＧ部２が選択されて、入力用端子４に入力された測定
用信号によりＴＥＧ部素子の電気特性測定が行われる。
ＥＧ部２が選択されて、入力用端子４に入力された測定
用信号によりＴＥＧ部素子の電気特性測定が行われる。
【０００８】図２は本発明の実施例２の平面図である。
図において、本例を図１の実施例１と比べると、本例で
は図１に対しＴＥＧ部が２、３の２群になったことと、
それに対応して接続選択用の電界効果トランジスタＱ９
〜Ｑ１２が新しく増えたこと、また、選択対象が内部回
路および二つのＴＥＧ部の三つになり、その中の一つを
選択するために、２個のＮＯＲゲートＧ１、Ｇ２とイン
バータＡ１とからなる選択信号回路８が設けられ、さら
に、選択信号回路８へ制御用信号を入力するための選択
信号入力端子９が増えたことである。
図において、本例を図１の実施例１と比べると、本例で
は図１に対しＴＥＧ部が２、３の２群になったことと、
それに対応して接続選択用の電界効果トランジスタＱ９
〜Ｑ１２が新しく増えたこと、また、選択対象が内部回
路および二つのＴＥＧ部の三つになり、その中の一つを
選択するために、２個のＮＯＲゲートＧ１、Ｇ２とイン
バータＡ１とからなる選択信号回路８が設けられ、さら
に、選択信号回路８へ制御用信号を入力するための選択
信号入力端子９が増えたことである。
【０００９】この実施例では選択信号入力端子７と９が
共にＨレベルのときは内部回路１が選択され、選択信号
入力端子７と９が共にＬレベルのときはＴＥＧ部２が選
択され、選択信号入力端子７がＬレベル、選択信号入力
端子９がＨレベルならばＴＥＧ部３が選択される。
共にＨレベルのときは内部回路１が選択され、選択信号
入力端子７と９が共にＬレベルのときはＴＥＧ部２が選
択され、選択信号入力端子７がＬレベル、選択信号入力
端子９がＨレベルならばＴＥＧ部３が選択される。
【００１０】
【発明の効果】以上説明したように本発明では、内部回
路とＴＥＧ部に対して接続選択回路を用いて何れか一方
を選択して入力用および出力用端子に接続していること
により、内部回路とＴＥＧ部に対して同一端子を使用す
るので、従来別々の端子を設けていたときに比べ端子数
を減らすことができ、当然基板面積も縮小でき、装置小
形化が図られるという効果が得られる。
路とＴＥＧ部に対して接続選択回路を用いて何れか一方
を選択して入力用および出力用端子に接続していること
により、内部回路とＴＥＧ部に対して同一端子を使用す
るので、従来別々の端子を設けていたときに比べ端子数
を減らすことができ、当然基板面積も縮小でき、装置小
形化が図られるという効果が得られる。
【図１】本発明の実施例１の平面図である。
【図２】本発明の実施例２の平面図である。
【図３】従来の半導体装置の平面図である。
１ 内部回路 ２，３ ＴＥＧ部 ４ 入力用端子 ５ 出力用端子 ６ 接続選択回路 ７，９ 選択信号入力端子 ８ 選択信号回路
Claims (2)
- 【請求項１】 装置本来の機能を果たすための演算回路
や情報記憶装置などを含む内部回路と、電気特性測定専
用の素子群からなる１群または複数群のＴＥＧ部と、前
記内部回路やＴＥＧ部に対する入力用および出力用端子
と、これら入力用および出力用端子を前記内部回路およ
びＴＥＧ部に共用するために前記の入力用端子および出
力用端子を前記内部回路およびＴＥＧ部のそれぞれ対し
て独立に接続する接続選択回路と、この接続選択回路に
対する制御信号を入力するための選択信号入力端子とを
有することを特徴とする半導体装置。 - 【請求項２】 上記接続選択回路は、前記入力用および
出力用端子と、内部回路およびＴＥＧ部のそれぞれとの
間に設けられた電界効果トランジスタと、上記選択信号
入力端子に入力された選択信号により前記トランジスタ
のゲートに前記内部回路および１群または複数群のＴＥ
Ｇ部それぞれ毎のトランジスタだけをオンにする選択用
信号を加えるための選択信号回路とから形成されている
ことを特徴とする請求項１の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29283792A JP3156397B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29283792A JP3156397B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06138189A true JPH06138189A (ja) | 1994-05-20 |
| JP3156397B2 JP3156397B2 (ja) | 2001-04-16 |
Family
ID=17787005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29283792A Expired - Fee Related JP3156397B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156397B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489799B1 (en) | 1999-04-30 | 2002-12-03 | Nec Corporation | Integrated circuit device having process parameter measuring circuit |
| JP2007147617A (ja) * | 2005-11-28 | 2007-06-14 | Samsung Electronics Co Ltd | 出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法 |
| US7751998B2 (en) | 2006-09-20 | 2010-07-06 | Elpida Memory, Inc. | Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device |
-
1992
- 1992-10-30 JP JP29283792A patent/JP3156397B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489799B1 (en) | 1999-04-30 | 2002-12-03 | Nec Corporation | Integrated circuit device having process parameter measuring circuit |
| JP2007147617A (ja) * | 2005-11-28 | 2007-06-14 | Samsung Electronics Co Ltd | 出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法 |
| US7751998B2 (en) | 2006-09-20 | 2010-07-06 | Elpida Memory, Inc. | Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156397B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| KR880011797A (ko) | 반도체 기억장치 | |
| JP3156397B2 (ja) | 半導体装置 | |
| JPH0257377B2 (ja) | ||
| JPH0716153B2 (ja) | 半導体集積回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP3214581B2 (ja) | テスト回路 | |
| JP2970594B2 (ja) | フリップフロップ回路および集積回路装置 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPH0224276Y2 (ja) | ||
| JPH04267372A (ja) | 半導体集積回路 | |
| JPH037964Y2 (ja) | ||
| JP2000031799A (ja) | 信号選択回路 | |
| JPS5910588B2 (ja) | 集積回路素子 | |
| JPS61223568A (ja) | Ｉｃテスタ用インタ−フエ−スボ−ド | |
| JPH09180474A (ja) | 半導体メモリ回路 | |
| JPH02206774A (ja) | 半導体集積回路のテスト回路 | |
| JPS6259878A (ja) | 集積回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH0676600A (ja) | Ｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH03230396A (ja) | 記憶回路のアドレスデコーダ | |
| JPS62172751A (ja) | 半導体集積回路装置 | |
| JPH02290042A (ja) | 半導体集積回路 | |
| JPH05217364A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |