JPH0285779A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH0285779A JPH0285779A JP63237702A JP23770288A JPH0285779A JP H0285779 A JPH0285779 A JP H0285779A JP 63237702 A JP63237702 A JP 63237702A JP 23770288 A JP23770288 A JP 23770288A JP H0285779 A JPH0285779 A JP H0285779A
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- output
- terminals
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 abstract description 40
- 230000002457 bidirectional effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力回路に関し、特に半導体集積回路の入
出力回路に関する。
出力回路に関する。
従来、この種の入出力回路では、人出力バッファ部分を
電気的に接続する手段は特にもっていない。
電気的に接続する手段は特にもっていない。
上述した従来の入出力回路では、入出力バッファ部分を
電気的に接続する手段をもっていないので、人力バッフ
ァの入力電圧を評価するためにはある入力端子の入力電
圧を変化させて内部論理部分を動作させ、複数の出力端
子の出力を観測して、その人力バッファの入力電圧を評
価しており、内部の同時動作により入力電圧が決まって
いるのか、入力バッファの性能により入力電圧が決まっ
ているか、判別がつきにくいという欠点がある。
電気的に接続する手段をもっていないので、人力バッフ
ァの入力電圧を評価するためにはある入力端子の入力電
圧を変化させて内部論理部分を動作させ、複数の出力端
子の出力を観測して、その人力バッファの入力電圧を評
価しており、内部の同時動作により入力電圧が決まって
いるのか、入力バッファの性能により入力電圧が決まっ
ているか、判別がつきにくいという欠点がある。
本発明の入出力回路は、通常の使用モードと、入出力バ
ッファのテストモードとに切り替えるための専用の入力
端子と、テストモードになったときにはｎ個の入出力端
子が存在しているうちのｎ−１個が入力端子となり、連
続して、接続され、ｎ個目の入出力端子が出力端子とな
り連続して接続されたｎ−１個の入力端子の後段に接続
して、人出力バッファ部分を電気的に接続する手段とを
有している。
ッファのテストモードとに切り替えるための専用の入力
端子と、テストモードになったときにはｎ個の入出力端
子が存在しているうちのｎ−１個が入力端子となり、連
続して、接続され、ｎ個目の入出力端子が出力端子とな
り連続して接続されたｎ−１個の入力端子の後段に接続
して、人出力バッファ部分を電気的に接続する手段とを
有している。
したがって、専用の入力端子の入力レベルによって、通
常の使用モードと入出力バッファのテストモードとに切
替えることができ、テストモードになったときには、入
出力バッファ部分を電気的に接続し、内部論理部分と動
作とは関係なくまた、１つの出力端子を観測していれば
他の入出力端子の入力電圧を順次、評価することができ
る。
常の使用モードと入出力バッファのテストモードとに切
替えることができ、テストモードになったときには、入
出力バッファ部分を電気的に接続し、内部論理部分と動
作とは関係なくまた、１つの出力端子を観測していれば
他の入出力端子の入力電圧を順次、評価することができ
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すものである。
１０１は入力端子。１０２〜１０５は双方向端子。
１０６〜１１０は、入力バッファ。１１１〜１１４はイ
ネーブル付出力バッファ。１１５〜１１７゜１１９〜１
２０は２人力ＡＮＤ、１１８，１２３゜１２４は２人力
ＯＲ，１２１はインバータである。
ネーブル付出力バッファ。１１５〜１１７゜１１９〜１
２０は２人力ＡＮＤ、１１８，１２３゜１２４は２人力
ＯＲ，１２１はインバータである。
１２２は、選択回路で、Ｓ入力がＨレベルのときにＢ、
Ｓ入力がＬレベルのときにＡを選択する機能をもつもの
とする。
Ｓ入力がＬレベルのときにＡを選択する機能をもつもの
とする。
本実施例は、ｎ個の入出力端子を、双方向端子で実現し
ている。入力端子１０１はモードを切替えるための専用
の入力端子で、入力バッフ７１０６の入力に接続されて
いる。入力バッファ１０６の出力は、インバータ１２１
の入力に接続されている。双方向端子１０２は、イネー
ブル付出力バッファ１１１の出力と入力バッファ１０７
の入力に接続されている。イネーブル付、出力バッファ
１１１の入力は、内部論理部分の信号線ＤＯ１に接続さ
れている。イネーブル付出力バッファのイネーブル端子
は２人力ＡＮＤ １１５の出力に接続されていて、２人
力ＡＮＤ １１５の入力の一方は、インバータ１２．１
の出力であり、他方は内部論理部分からのコントロール
信号ＤＥＩである。以上と同様の構成が双方向端子１０
３，１０４にも用意されている。また入力バッファ１０
７の出力は、内部論理部分の信号線ＤＩＩの入力となる
。２人力ＡＮＤ ｌ １９の出力は、内部論理部分の信
号線ＤＩ２の入力となる。２人力ＡＮＤ １１９の入力
の一方は、入力バッファ１０８の出力であり、他方は２
人力０Ｒ１２３の出力である。２人力０Ｒ１２３の入力
の一方はインバータ１２１の出力であり、他方は入力バ
ッファ１０７の出力である。
ている。入力端子１０１はモードを切替えるための専用
の入力端子で、入力バッフ７１０６の入力に接続されて
いる。入力バッファ１０６の出力は、インバータ１２１
の入力に接続されている。双方向端子１０２は、イネー
ブル付出力バッファ１１１の出力と入力バッファ１０７
の入力に接続されている。イネーブル付、出力バッファ
１１１の入力は、内部論理部分の信号線ＤＯ１に接続さ
れている。イネーブル付出力バッファのイネーブル端子
は２人力ＡＮＤ １１５の出力に接続されていて、２人
力ＡＮＤ １１５の入力の一方は、インバータ１２．１
の出力であり、他方は内部論理部分からのコントロール
信号ＤＥＩである。以上と同様の構成が双方向端子１０
３，１０４にも用意されている。また入力バッファ１０
７の出力は、内部論理部分の信号線ＤＩＩの入力となる
。２人力ＡＮＤ ｌ １９の出力は、内部論理部分の信
号線ＤＩ２の入力となる。２人力ＡＮＤ １１９の入力
の一方は、入力バッファ１０８の出力であり、他方は２
人力０Ｒ１２３の出力である。２人力０Ｒ１２３の入力
の一方はインバータ１２１の出力であり、他方は入力バ
ッファ１０７の出力である。
２人力ＡＮＤ １２０の出力は内部論理部分の信号線Ｄ
Ｉ３の入力となる。２人力ＡＮＤ １２０の入力の一方
は、入力バッファ１０９の出力であり、他方は２人力０
Ｒ１２４の出力である。２人力０Ｒ１２４０入力の一方
は、インバータ１２１の出力であり、他方は、２人力Ａ
ＮＤ １１９の出力である。双方向端子１０５は、イネ
ーブル付出力バッファ１１４の出力と入力バッファ１１
０の入力に接続されている。入力バッファ１１０の出力
は、内部論理部分の信号線ＤＩ４の入力となる。選択回
路１２２のＡ入力は、内部論理部分の信号線Ｄ Ｉ ４
Ｅ接続され、Ｓ入力は、２人力ＡＮＤ １２０の出力
でありＳ入力は、入力バッファ１０６の出力であり、選
択回路１２２の出力は、イネーブル付出力バッファ１１
４の入力に接続する。イネーブル付出力バッファ１１４
のイネーブル端子は２人力ＯＲ１１８の出力に接続され
ていて、２人力０Ｒ１１８の入力の一方は入力バッファ
１０６の出力であり、他方は、内部論理部分からのフン
トロール信号ＤＥ４である。
Ｉ３の入力となる。２人力ＡＮＤ １２０の入力の一方
は、入力バッファ１０９の出力であり、他方は２人力０
Ｒ１２４の出力である。２人力０Ｒ１２４０入力の一方
は、インバータ１２１の出力であり、他方は、２人力Ａ
ＮＤ １１９の出力である。双方向端子１０５は、イネ
ーブル付出力バッファ１１４の出力と入力バッファ１１
０の入力に接続されている。入力バッファ１１０の出力
は、内部論理部分の信号線ＤＩ４の入力となる。選択回
路１２２のＡ入力は、内部論理部分の信号線Ｄ Ｉ ４
Ｅ接続され、Ｓ入力は、２人力ＡＮＤ １２０の出力
でありＳ入力は、入力バッファ１０６の出力であり、選
択回路１２２の出力は、イネーブル付出力バッファ１１
４の入力に接続する。イネーブル付出力バッファ１１４
のイネーブル端子は２人力ＯＲ１１８の出力に接続され
ていて、２人力０Ｒ１１８の入力の一方は入力バッファ
１０６の出力であり、他方は、内部論理部分からのフン
トロール信号ＤＥ４である。
以上の構成において、入力端子１０１にＬレベルを入力
すると、通常の使用状態となり、双方向端子１０２，１
０３，１０４，１０５は内部論理部分からのコントロー
ル信号ＤＥＬ、ＤＥ２．ＤＥ３゜ＤＥ４によって、入力
および出力に切替えられる。
すると、通常の使用状態となり、双方向端子１０２，１
０３，１０４，１０５は内部論理部分からのコントロー
ル信号ＤＥＬ、ＤＥ２．ＤＥ３゜ＤＥ４によって、入力
および出力に切替えられる。
イネーブル付出力バッファ１１４０入力には、内部論理
部分からの信号線ＤＯ４の信号が伝達し、内部論理部分
への信号線ＤＩ２．ＤＩ３は入力バッファ１０８，１０
９の信号が伝達する。
部分からの信号線ＤＯ４の信号が伝達し、内部論理部分
への信号線ＤＩ２．ＤＩ３は入力バッファ１０８，１０
９の信号が伝達する。
次に、入力端子１０１にＨレベルを入力すると、入出力
バッファ部分のテストモードに切替わる。
バッファ部分のテストモードに切替わる。
双方向端子１０２，１０３，１０４は入力に、双方向端
子１０５は、出力になる。ここで、双方向端子１０３．
１０４にＨレベルを入力しておくと、双方向端子１０２
の入力信号が、双方向端子１０５に出力されるので、こ
の端子を観測していれば入力バッファ１０７の入力電圧
の特性を評価することができる。また、双方向端子１０
２，１０４にＨレベルを入力しておいても双方向端子１
０３の入力信号が双方向端子１０５に出力されているの
で、この端子を観測していれば入力バッファ１０８の入
力電圧の特性を評価することができる。
子１０５は、出力になる。ここで、双方向端子１０３．
１０４にＨレベルを入力しておくと、双方向端子１０２
の入力信号が、双方向端子１０５に出力されるので、こ
の端子を観測していれば入力バッファ１０７の入力電圧
の特性を評価することができる。また、双方向端子１０
２，１０４にＨレベルを入力しておいても双方向端子１
０３の入力信号が双方向端子１０５に出力されているの
で、この端子を観測していれば入力バッファ１０８の入
力電圧の特性を評価することができる。
このように入力端子１０１０入力をＨレベルし、ｎ−１
個の入力端子のうちの評価したい入力端子以外の入力レ
ベルをＨにすれば、ｎ個目の出力端子で、その入力端子
の入力電圧の特性を評価することができるようになって
いる。
個の入力端子のうちの評価したい入力端子以外の入力レ
ベルをＨにすれば、ｎ個目の出力端子で、その入力端子
の入力電圧の特性を評価することができるようになって
いる。
以上説明したように本発明は、専用の入力端子の入力レ
ベルによって通常の使用モードと人出力バッファのテス
トモードとに切替えることができ、テストモードになっ
たときにはｎ個の入出力端子が存在しているうちのｎ−
１個が、入力端子となり連続して接続され、ｎ個目の入
出力端子が出力端子となり、連続して接続された、ｎ−
１個の入力端子の後段に接続して、入出力バッファ部分
を電気的に接続することにより、内部論理部分の動作と
は関係なく、また、ｎ個目の出力端子を観測しているだ
けでｎ−１個の入力端子の入力電圧の時性を評価するこ
とができる効果がある。
ベルによって通常の使用モードと人出力バッファのテス
トモードとに切替えることができ、テストモードになっ
たときにはｎ個の入出力端子が存在しているうちのｎ−
１個が、入力端子となり連続して接続され、ｎ個目の入
出力端子が出力端子となり、連続して接続された、ｎ−
１個の入力端子の後段に接続して、入出力バッファ部分
を電気的に接続することにより、内部論理部分の動作と
は関係なく、また、ｎ個目の出力端子を観測しているだ
けでｎ−１個の入力端子の入力電圧の時性を評価するこ
とができる効果がある。
第１図は本発明の一実施例を示す回路図である。
１０１・・・・・・入力端子（モード切替用）、１０２
〜１０５・・・・・・双方向端子、１１１〜１１４・・
・・・・イネーフル付出力ハッファ、１０６〜１１０・
・・・・・入力バッファ、１１５〜１１７，１１９，１
２０・・・・・・２人力ＡＮＤ、１１８，１２３，１２
４・・・・・・２人力０Ｒ１１２２・・・・・・選択回
路。 代理人 弁理士 内 原 晋
〜１０５・・・・・・双方向端子、１１１〜１１４・・
・・・・イネーフル付出力ハッファ、１０６〜１１０・
・・・・・入力バッファ、１１５〜１１７，１１９，１
２０・・・・・・２人力ＡＮＤ、１１８，１２３，１２
４・・・・・・２人力０Ｒ１１２２・・・・・・選択回
路。 代理人 弁理士 内 原 晋
Claims (1)
- 入出力回路とテストモードと通常の使用モードとに切替
える専用の入力端子と、テストモードになったときには
、ｎ個の入出力端子うちのｎ−１個を入力端子とし、ｎ
個目の入出力端子を出力端子とするような回路手段とを
有することを特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237702A JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237702A JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0285779A true JPH0285779A (ja) | 1990-03-27 |
| JP2655609B2 JP2655609B2 (ja) | 1997-09-24 |
Family
ID=17019242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237702A Expired - Lifetime JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655609B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254777A (ja) * | 1991-02-06 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156983A (ja) * | 1984-08-27 | 1986-03-22 | Toshiba Corp | 半導体装置およびそのテスト方法 |
-
1988
- 1988-09-21 JP JP63237702A patent/JP2655609B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156983A (ja) * | 1984-08-27 | 1986-03-22 | Toshiba Corp | 半導体装置およびそのテスト方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254777A (ja) * | 1991-02-06 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655609B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572133B2 (ja) | ||
| JP2781375B2 (ja) | 信号経路選択用のスイッチ回路 | |
| JPH0285779A (ja) | 入出力回路 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JPH02245681A (ja) | 複合型集積回路 | |
| JPH05232188A (ja) | 半導体集積回路の試験回路 | |
| JPH0533831B2 (ja) | ||
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPH01109275A (ja) | テスト機能付き順序回路 | |
| JPH0324609A (ja) | Ｉ／ｏ用バッファｉｃ | |
| JP2811677B2 (ja) | 信号切換回路 | |
| JPS6381283A (ja) | 論理装置試験回路 | |
| JPH04346084A (ja) | テスト回路 | |
| KR0119303Y1 (ko) | 아이알 포트와 시리얼 포트 고유장치 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0396118A (ja) | マイクロコンピュータ装置 | |
| JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH04282913A (ja) | バイパス回路内蔵形半導体集積回路 | |
| JPH02148631A (ja) | 電子式ロータリースイッチ | |
| JPS62224848A (ja) | 論理回路の切換回路 | |
| KR19990021749A (ko) | 연산논리 장치의 전가산기 | |
| JPH01288783A (ja) | 試験回路 | |
| JPH02211714A (ja) | 可変遅延回路 | |
| JPH06295346A (ja) | マイクロコンピュータ |