JPS5846641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5846641A JPS5846641A JP56145324A JP14532481A JPS5846641A JP S5846641 A JPS5846641 A JP S5846641A JP 56145324 A JP56145324 A JP 56145324A JP 14532481 A JP14532481 A JP 14532481A JP S5846641 A JPS5846641 A JP S5846641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- electrode wiring
- metal layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置のアルミニウム（Ａｔ）ｆ主成分
とする電極配線の表面に、アルミニウムとＣト ｆｌｙ（Ｔｉ）、Ｖ、ｅｖ、Ｎｉ、Ｚｒ、Ｎｂ、Ｍｏ、
Ｐｄ。
とする電極配線の表面に、アルミニウムとＣト ｆｌｙ（Ｔｉ）、Ｖ、ｅｖ、Ｎｉ、Ｚｒ、Ｎｂ、Ｍｏ、
Ｐｄ。
化合物を形成稜、未反応のチタン或いは■、ｅマ。
Ｎｉ 、Ｔｉ 、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ｈｆ、Ｔａ
、Ｗ、Ｐｉ。
、Ｗ、Ｐｉ。
等を主成分とする層を選択的に除去Ｔる製造方法に関す
。
。
従来より半導体装置の電極配線層としてＡｊが広く使用
されている。しかし、Ａｔ薄躾は３００乃至５００Ｃの
熱処理ニヨリヒＯｙり（ｈｉｌｌｏｃｋ）が発生する性
質を有し、その大きさ、高さとも数μｍにも達すること
がある。電極配線層上暑こ保―膜として、例えば燐珪酸
ガ−） ス（Ｐｈｏｓｐｈｏ−８ｉ １１−ｃａｔｅ
Ｇｌａｓｓ ｓ以下ＰＥＧと称する）よりなる膜を形成
する場合に、Ｐ２Ｏは骸ヒロックを中心に局所的な異常
成長を行ない、この異常成長部は機椋的強度が弱く亀ｌ
＆！を生じ易いために保躾膜としての機能を損う結果と
なる◎ 又、ＩＩＰｓＧを介して配線を交差させる多層配線構造
とする場合に、該ヒロック部において例えば上層配線と
下層配線との間の絶縁が不完全となるという重大な問題
点がある。
されている。しかし、Ａｔ薄躾は３００乃至５００Ｃの
熱処理ニヨリヒＯｙり（ｈｉｌｌｏｃｋ）が発生する性
質を有し、その大きさ、高さとも数μｍにも達すること
がある。電極配線層上暑こ保―膜として、例えば燐珪酸
ガ−） ス（Ｐｈｏｓｐｈｏ−８ｉ １１−ｃａｔｅ
Ｇｌａｓｓ ｓ以下ＰＥＧと称する）よりなる膜を形成
する場合に、Ｐ２Ｏは骸ヒロックを中心に局所的な異常
成長を行ない、この異常成長部は機椋的強度が弱く亀ｌ
＆！を生じ易いために保躾膜としての機能を損う結果と
なる◎ 又、ＩＩＰｓＧを介して配線を交差させる多層配線構造
とする場合に、該ヒロック部において例えば上層配線と
下層配線との間の絶縁が不完全となるという重大な問題
点がある。
前記のＡｔ＃膜の熱処理により生ずるヒロックの防止方
法として、Ａｌを主成分とする金属層表ｒ 面をＡ４−Ｔｉ系或いはＡｔ−Ｖ、Ａｌ−ｆ２ｖ 、ｋ
ｌ−Ｎｉ 。
法として、Ａｌを主成分とする金属層表ｒ 面をＡ４−Ｔｉ系或いはＡｔ−Ｖ、Ａｌ−ｆ２ｖ 、ｋ
ｌ−Ｎｉ 。
Ａ４−Ｚｒ 、 Ａｔ−Ｎｂ 、Ａｔ−ＭＯ、ｋｌ−Ｐ
ｄ 、Ａｔ−Ｈｆ 。
ｄ 、Ａｔ−Ｈｆ 。
Ａｌ−Ｔ ａ 、 Ａｔ −Ｗ 、 Ａ４−Ｐ を系合
金或いは金属間化合物層で被覆することが既に知られて
いる。即ち、本方法は、Ａｔを主成分とする金纏鳩上に
Ｔｉ或いは前記金属を主成分とする金属層を形成し、熱
処理を施して両金属層の界面付近にＡ４−Ｔ１等の合金
或いは前記合金若しくは金属間化合物（例えばＴｉＡ４
）を形成せしめ、しかる後に未反応のＴｉ或いは前記
金属を主成分さする金属層を除去する方法である。
金或いは金属間化合物層で被覆することが既に知られて
いる。即ち、本方法は、Ａｔを主成分とする金纏鳩上に
Ｔｉ或いは前記金属を主成分とする金属層を形成し、熱
処理を施して両金属層の界面付近にＡ４−Ｔ１等の合金
或いは前記合金若しくは金属間化合物（例えばＴｉＡ４
）を形成せしめ、しかる後に未反応のＴｉ或いは前記
金属を主成分さする金属層を除去する方法である。
前記ヒロック防止法において、未反応のＴＩを主成分と
する金属層を選択的に除去することを目的とする従来知
られている方法は、エチレンシア電ン四酢酸ＮＨ，０Ｈ
−Ｈ，Ｑ、−Ｈ，優のエツチング液、或いは弗酸（ＨＦ
）：硝酸（ＨＮＯ，）−１：２０（体積比）の混合液に
よるウェットエツチングである。このエツチングは前記
合金或いは金属間化合物並びにＡｚ、Ｓｌｙ、を侵さず
Ｔ１ を除去することを目的とするが、エツチング液の
浸潤ζこより形成される電極配線パターンの端面に凹凸
を生ずること及びエツチングの結果がエツチング液の濃
度に甚だ敏感であって制御が容易でないことの問題点を
残している。
する金属層を選択的に除去することを目的とする従来知
られている方法は、エチレンシア電ン四酢酸ＮＨ，０Ｈ
−Ｈ，Ｑ、−Ｈ，優のエツチング液、或いは弗酸（ＨＦ
）：硝酸（ＨＮＯ，）−１：２０（体積比）の混合液に
よるウェットエツチングである。このエツチングは前記
合金或いは金属間化合物並びにＡｚ、Ｓｌｙ、を侵さず
Ｔ１ を除去することを目的とするが、エツチング液の
浸潤ζこより形成される電極配線パターンの端面に凹凸
を生ずること及びエツチングの結果がエツチング液の濃
度に甚だ敏感であって制御が容易でないことの問題点を
残している。
本発明は、前記未反応のＴＩを主成分とする金属層に対
する、形成される電極配線パターンの端面が鋭く、かつ
工業的実施に際して容易確実に制御することが可能な選
択的エツチング方法を得ることを目的とよる。
する、形成される電極配線パターンの端面が鋭く、かつ
工業的実施に際して容易確実に制御することが可能な選
択的エツチング方法を得ることを目的とよる。
本発明の前記目的は、炭化水素のフルオルクロル置換体
例えば四弗化炭素（ＯＦ４）を主成分とするエッチャン
トによるドライエツチング例えばグツズ！エツチングに
より達成される口 板下本発明を実施例着こより図面を参照して具体的憂こ
説明する。第１図乃至第４図は本発明の実施例を示す断
面図である。第１図において、１はＳｉ基板であって、
任意の半導体素子か形成されており、その上に選択的に
設けられた二酸化シリコン（Ｓｉｎ、）膜２を介してＡ
ｔを主成分とＴる電極配線パターン３が形成されている
。この基板の全表面即ち１！極配線パターン３及びＳ
ｉ Ｏ，膜２の全施用面上に、第２図に示Ｔ如く、Ｊｖ
さ１１００ｎ根匿の１１層４を蒸着法或いはスパッタリ
ング法等により形成する。
例えば四弗化炭素（ＯＦ４）を主成分とするエッチャン
トによるドライエツチング例えばグツズ！エツチングに
より達成される口 板下本発明を実施例着こより図面を参照して具体的憂こ
説明する。第１図乃至第４図は本発明の実施例を示す断
面図である。第１図において、１はＳｉ基板であって、
任意の半導体素子か形成されており、その上に選択的に
設けられた二酸化シリコン（Ｓｉｎ、）膜２を介してＡ
ｔを主成分とＴる電極配線パターン３が形成されている
。この基板の全表面即ち１！極配線パターン３及びＳ
ｉ Ｏ，膜２の全施用面上に、第２図に示Ｔ如く、Ｊｖ
さ１１００ｎ根匿の１１層４を蒸着法或いはスパッタリ
ング法等により形成する。
次いで、温Ｌ４００ｃ乃至４５０Ｃの還元性雰囲気例え
ば水素ガスもしくは水素カスとアルゴンとの混合雰囲気
、或いは不活性ガス例えばアルゴン雰囲気、又は真空中
において数１０分間の熱処理を行い、Ａｔを主成分とす
る′ｆｌＬ極配紐ツクターン３とＴＩ層４との界面にＡ
ｔ−Ｔｉ合金もしくは金属間化合物の薄＃５を第３図の
如く形成する。
ば水素ガスもしくは水素カスとアルゴンとの混合雰囲気
、或いは不活性ガス例えばアルゴン雰囲気、又は真空中
において数１０分間の熱処理を行い、Ａｔを主成分とす
る′ｆｌＬ極配紐ツクターン３とＴＩ層４との界面にＡ
ｔ−Ｔｉ合金もしくは金属間化合物の薄＃５を第３図の
如く形成する。
しかる後に、炭化水素のフルオルクロル置換体をエッチ
ャントとするドライエツチングを実施して、未反応のＴ
Ｉ層４を選択的に除去して第４図に示す状態の電極配線
パターンを得る。本実施例−こおいては、バレル形プラ
ズマエツチング法により、エッチャントとしてＯＦ４を
用い、その圧力を０．１乃至０．５Ｔｏｒｒとし、１３
．５６ＭＨｚ、２００乃至３００Ｗの電力を印加して、
２分間以内に未反応のＴｉ層４を除去し、Ａ４−Ｔｉ薄
層５によりその表面を被蝋された電極配線パターン３を
得た。
ャントとするドライエツチングを実施して、未反応のＴ
Ｉ層４を選択的に除去して第４図に示す状態の電極配線
パターンを得る。本実施例−こおいては、バレル形プラ
ズマエツチング法により、エッチャントとしてＯＦ４を
用い、その圧力を０．１乃至０．５Ｔｏｒｒとし、１３
．５６ＭＨｚ、２００乃至３００Ｗの電力を印加して、
２分間以内に未反応のＴｉ層４を除去し、Ａ４−Ｔｉ薄
層５によりその表面を被蝋された電極配線パターン３を
得た。
本実施例においてエツチングレートはＴｉ５０ｎｍ、４
−程度に対してＡＡ−Ｔｉ薄層は５ ｎ ｍ ／顛以下
又８１０．も後者と同＠度であって、充分な選択性を有
する。なおエッチャントとしては、本実施例のＯＦ４に
限られるものではなく、炭化水ヰの弗素の割合が塩素の
割合より多い弗素を主とするフルオルクロル置換体を使
用することが可能である。
−程度に対してＡＡ−Ｔｉ薄層は５ ｎ ｍ ／顛以下
又８１０．も後者と同＠度であって、充分な選択性を有
する。なおエッチャントとしては、本実施例のＯＦ４に
限られるものではなく、炭化水ヰの弗素の割合が塩素の
割合より多い弗素を主とするフルオルクロル置換体を使
用することが可能である。
また、エツチング法としては、前記プラズマエラチング
法ｔＣ限らず、リアンティプスバッタエッチング法勢も
同等の効果を与える。なお、Ａ４を主成分とする金属層
表ｉｆｉを被株する第二の金属層としては、Ｔｉのみに
限らず、例えばＴｉ−Ｗ合金を用いてもよく、さらには
温度３００Ｃ乃至５００Ｃ程度の熱処理ｌこよってＡｔ
と合金若しくは金層間 図化合物を形成し、かつｋ
ｌのヒロック発生を抑止する効果を′もつＶ、Ｏｒ、Ｎ
ｉ 、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、 はＨｆ、Ｔａ、
Ｗ、Ｐｉ等を用いてもよい。 薄本発明
は以上説明した如く、電槙配線パターン等のｋｌを主成
分とする層上にＴｉ或いはその他の前記金属を主成分と
する層を形成後熱処桿により両層の界面付近（こＡｔ−
Ｔｉその他の合金若しくは金属間化合物よりなる薄層を
形成せしめ、しかる抜に未反応のＴＩその他の金属を主
成分とする層を除去することにより、Ａｔ薄膜の熱処理
により生ずるヒロックを防止する方法において、ｋｔ−
ＴＩ その他の合金若しくは金属間化合物よりなる薄層
を残置してＴｉその他の未反応金属を選択的に除去する
方法を与えるものであっ、て、正確で鋭いパターンを確
実にイ、することを可能ならしめ１半導体装置、特に微
細なパターンを有Ｔる半導体装置の信頼性向上着こ大き
い効果を有する。
法ｔＣ限らず、リアンティプスバッタエッチング法勢も
同等の効果を与える。なお、Ａ４を主成分とする金属層
表ｉｆｉを被株する第二の金属層としては、Ｔｉのみに
限らず、例えばＴｉ−Ｗ合金を用いてもよく、さらには
温度３００Ｃ乃至５００Ｃ程度の熱処理ｌこよってＡｔ
と合金若しくは金層間 図化合物を形成し、かつｋ
ｌのヒロック発生を抑止する効果を′もつＶ、Ｏｒ、Ｎ
ｉ 、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、 はＨｆ、Ｔａ、
Ｗ、Ｐｉ等を用いてもよい。 薄本発明
は以上説明した如く、電槙配線パターン等のｋｌを主成
分とする層上にＴｉ或いはその他の前記金属を主成分と
する層を形成後熱処桿により両層の界面付近（こＡｔ−
Ｔｉその他の合金若しくは金属間化合物よりなる薄層を
形成せしめ、しかる抜に未反応のＴＩその他の金属を主
成分とする層を除去することにより、Ａｔ薄膜の熱処理
により生ずるヒロックを防止する方法において、ｋｔ−
ＴＩ その他の合金若しくは金属間化合物よりなる薄層
を残置してＴｉその他の未反応金属を選択的に除去する
方法を与えるものであっ、て、正確で鋭いパターンを確
実にイ、することを可能ならしめ１半導体装置、特に微
細なパターンを有Ｔる半導体装置の信頼性向上着こ大き
い効果を有する。
鮪１図乃至絡４図は本発明の実施例を示す断面である。
図において、１は８Ｊ基板、２は８１０．ｊ１１１３電
極配線パターン、４はＴｉ層、５はＡｔ−Ｔｉ層を示す
。
極配線パターン、４はＴｉ層、５はＡｔ−Ｔｉ層を示す
。
Claims (2)
- （１） 半導体基板の少なくとも一部Ｉこアルミニウ
ムを主成分とする第１の金属層を形成し、該第１の金楓
層上に第２の金属層を形成し、しかる彼に熱処理により
Ｆｉ第１の金属層と該第２の金属層との間に合金着しく
は金属間化合物を形成した後、核熱処理で未反応の第２
の金属層を除去する半導体装置の製造方法において、前
記未反応の第２の金属層を炭化水素のフルオルクロル置
換体をエッチャント七するドライエツチングにより除去
することを特徴とする半導体装置の製造方法。 - （２）上記第１の金属層がチタン、バナジウム、クロム
、ニッケル、ジルコニウム、ニオブ、モリブデン、パラ
ジウム、ハフニウム、メンタル。 タングステン、又は白金であることを特徴とす゛ る特
許請求の範囲第１項記載の半導体装置の製造方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145324A JPS5846641A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145324A JPS5846641A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846641A true JPS5846641A (ja) | 1983-03-18 |
Family
ID=15382521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145324A Pending JPS5846641A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846641A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126283A (en) * | 1990-05-21 | 1992-06-30 | Motorola, Inc. | Process for the selective encapsulation of an electrically conductive structure in a semiconductor device |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5747361A (en) * | 1991-05-01 | 1998-05-05 | Mitel Corporation | Stabilization of the interface between aluminum and titanium nitride |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6617242B1 (en) * | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432143A (en) * | 1977-08-17 | 1979-03-09 | Hitachi Ltd | Etching process |
| JPS54127280A (en) * | 1978-03-27 | 1979-10-03 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS55138258A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
-
1981
- 1981-09-14 JP JP56145324A patent/JPS5846641A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432143A (en) * | 1977-08-17 | 1979-03-09 | Hitachi Ltd | Etching process |
| JPS54127280A (en) * | 1978-03-27 | 1979-10-03 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS55138258A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5976969A (en) * | 1989-11-30 | 1999-11-02 | Stmicroelectronics, Inc. | Method for forming an aluminum contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6617242B1 (en) * | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| US5126283A (en) * | 1990-05-21 | 1992-06-30 | Motorola, Inc. | Process for the selective encapsulation of an electrically conductive structure in a semiconductor device |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US5747361A (en) * | 1991-05-01 | 1998-05-05 | Mitel Corporation | Stabilization of the interface between aluminum and titanium nitride |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US6433435B2 (en) | 1993-11-30 | 2002-08-13 | Stmicroelectronics, Inc. | Aluminum contact structure for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3782904T2 (de) | Verfahren zur ausbildung einer kupfer enthaltenden metallisierungsschicht auf der oberflaeche eines halbleiterbauelementes. | |
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| US5464500A (en) | Method for taper etching metal | |
| JPS5916978A (ja) | 金属被膜の選択的エツチング方法 | |
| JPH0319690B2 (ja) | ||
| US5382314A (en) | Method of shaping a diamond body | |
| JPS5846631A (ja) | 半導体装置及びその製造方法 | |
| JPS62248259A (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US4380867A (en) | Method for making electrically conductive penetrations into thin films | |
| EP0402061B1 (en) | Metallization process | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JP3127494B2 (ja) | 半導体装置の電極形成方法 | |
| JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPH01234578A (ja) | 銅薄膜のドライエツチング方法 | |
| JPH03142883A (ja) | 半導体装置及びその製造方法 | |
| JPS63316467A (ja) | 薄膜抵抗体を有する半導体装置及びその製造方法 | |
| JPH05274917A (ja) | 酸化錫透明導電膜 | |
| JPS60167326A (ja) | 半導体装置の製造方法 | |
| JP3512179B2 (ja) | 温度測定方法及びそれに用いる温度測定用基板 | |
| JPH08181147A (ja) | 銅を主体とする配線の形成方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPH08188869A (ja) | 半導体素子の金属薄膜形成方法及びガスセンサの製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPS63272064A (ja) | 薄膜抵抗体を有する半導体装置 |