JPH03220916A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03220916A JPH03220916A JP1674090A JP1674090A JPH03220916A JP H03220916 A JPH03220916 A JP H03220916A JP 1674090 A JP1674090 A JP 1674090A JP 1674090 A JP1674090 A JP 1674090A JP H03220916 A JPH03220916 A JP H03220916A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- signal
- semiconductor integrated
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｖ１要］
相補型ＭＯＳデバイスとＤ／Ａ変換器の動作を制御でき
る半導体集積回路に関し、 相補型ＭＯＳデバイスとＤ／Ａ変換器とを接続している
半導体集積回路において、Ｄ／Ａ変換器部分の変換動作
停止とその解除とを制御回路を挿入して簡易確実に制御
できる半導体集積回路を提供することを目的とし、 相補型ＭＯＳデバイスに接続されたＤ／Ａ変換器の動作
を制御する半導体集積回路において、制御信号により電
流通過を制御する回路を、前記トランジスタとＤ／Ａ変
換器との間、またはＤ／Ａ変換器内部に挿入したことで
構成する。
る半導体集積回路に関し、 相補型ＭＯＳデバイスとＤ／Ａ変換器とを接続している
半導体集積回路において、Ｄ／Ａ変換器部分の変換動作
停止とその解除とを制御回路を挿入して簡易確実に制御
できる半導体集積回路を提供することを目的とし、 相補型ＭＯＳデバイスに接続されたＤ／Ａ変換器の動作
を制御する半導体集積回路において、制御信号により電
流通過を制御する回路を、前記トランジスタとＤ／Ａ変
換器との間、またはＤ／Ａ変換器内部に挿入したことで
構成する。
［産業上の利用分野コ
本発明は相補型ＭＯＳデバイスとＤ／Ａ変換器の動作を
制御できる半導体集積回路に関する。
制御できる半導体集積回路に関する。
従来、相補型ＭＯＳデバイスとＤ／Ａ変換器とを接続し
ている回路において、Ｄ／Ａ変換器の動作を停止させる
ときは、相補型ＭＯ３）ランジスタの入力側から動作停
止用信号を印加する必要があった。簡易確実にＤ／Ａ変
換器を動作させないように回路構成を得ることが要望さ
れた。
ている回路において、Ｄ／Ａ変換器の動作を停止させる
ときは、相補型ＭＯ３）ランジスタの入力側から動作停
止用信号を印加する必要があった。簡易確実にＤ／Ａ変
換器を動作させないように回路構成を得ることが要望さ
れた。
し従来の技術］
第６図は従来のＣ−ＭＯ３回路を示す図である。
第６図において、１は抵抗値Ｒ，２Ｒの素子をラダー型
（梯子型）に接続した公知のＤ／Ａ変換器、２−０〜２
−ｎはディジタル信号Ｄ０〜Ｄｎの印加端子、３−０〜
３−ｎは２段構成のＣ−ＭＯ３型インバータ、４はアナ
ログ信号出力端子を示す。ディジタル信号印加端子２に
ｎビットのディジタル信号を印加し、インバータ３をデ
ィジタル信号の“Ｈ″レベル応して導通状態にすれば、
抵抗素子を流れる電流が変化するというＤ／Ａ変換器１
により、アナログ値に変換された出力を端子４から取り
出すことが出来る。
（梯子型）に接続した公知のＤ／Ａ変換器、２−０〜２
−ｎはディジタル信号Ｄ０〜Ｄｎの印加端子、３−０〜
３−ｎは２段構成のＣ−ＭＯ３型インバータ、４はアナ
ログ信号出力端子を示す。ディジタル信号印加端子２に
ｎビットのディジタル信号を印加し、インバータ３をデ
ィジタル信号の“Ｈ″レベル応して導通状態にすれば、
抵抗素子を流れる電流が変化するというＤ／Ａ変換器１
により、アナログ値に変換された出力を端子４から取り
出すことが出来る。
２−〇〜２−ｎと示すディジタル信号印加端子Ｄ０〜Ｄ
ｎにＩｔ Ｌ ｗまたは“Ｈ”の信号を印加させたとき
に限り、変換したアナログ信号の出力が安定化されてい
る。またインバータ３を含みＣ−ＭＯＳ製造技術により
、これら回路を他の回路を含めて同一基板上に形成させ
出荷する場合がある。その場合、Ｄ／Ａ変換器が通常に
動作している時のインバータ部分の電源ＶＤＤ＋ ｖｓ
ｓからの電流を測定して回路の良否判断の資料としてい
る。
ｎにＩｔ Ｌ ｗまたは“Ｈ”の信号を印加させたとき
に限り、変換したアナログ信号の出力が安定化されてい
る。またインバータ３を含みＣ−ＭＯＳ製造技術により
、これら回路を他の回路を含めて同一基板上に形成させ
出荷する場合がある。その場合、Ｄ／Ａ変換器が通常に
動作している時のインバータ部分の電源ＶＤＤ＋ ｖｓ
ｓからの電流を測定して回路の良否判断の資料としてい
る。
今、端子りに“Ｈ”が印加され安定状態となったとき、
インバータ３の第２段の上側ＰチャネルＦＥＴが導通し
、ＶＤＤから接地への電流が流れる。
インバータ３の第２段の上側ＰチャネルＦＥＴが導通し
、ＶＤＤから接地への電流が流れる。
次に端子りに“Ｌ”が印加され安定状態となったとき、
インバータ３の第２段のＮチャネルＦＥＴが導通する。
インバータ３の第２段のＮチャネルＦＥＴが導通する。
［発明が解決しようとする課題］
第６図に示す回路では電力低下をさせたときの電流測定
のためには、ディジタル信号印加端子２に“Ｌ”信号を
与える必要があるから、端子２の前段に他の回路が存在
すると、端子ピンに“Ｌ”信号を与えるのみでは信号が
安定化出来ず、そのままでは測定が出来なかった。
のためには、ディジタル信号印加端子２に“Ｌ”信号を
与える必要があるから、端子２の前段に他の回路が存在
すると、端子ピンに“Ｌ”信号を与えるのみでは信号が
安定化出来ず、そのままでは測定が出来なかった。
本発明の目的は前述の欠点を改善し、相補型ＭＯＳデバ
イスとＤ／Ａ変換器とを接続している半導体集積回路に
おいて、Ｄ／Ａ変換器部分の変換動作停止と解除とを制
御回路を挿入して簡易確実に制御できる半導体集積回路
を提供することにある。
イスとＤ／Ａ変換器とを接続している半導体集積回路に
おいて、Ｄ／Ａ変換器部分の変換動作停止と解除とを制
御回路を挿入して簡易確実に制御できる半導体集積回路
を提供することにある。
［課題を解決するための手段］
第１図は本発明の原理構成を示す図である。第１図にお
いて、１はＤ／Ａ変換器、２−０〜２−ｎはディジタル
信号Ｄ０〜Ｄｎの印加端子、３−０〜３−ｎは相補型Ｍ
ＯＳデバイス、４はアナログ信号出力端子、５は電流通
過を制御する回路、６は制御信号印加端子を示す。
いて、１はＤ／Ａ変換器、２−０〜２−ｎはディジタル
信号Ｄ０〜Ｄｎの印加端子、３−０〜３−ｎは相補型Ｍ
ＯＳデバイス、４はアナログ信号出力端子、５は電流通
過を制御する回路、６は制御信号印加端子を示す。
相補型ＭＯ３型デバイス３に接続されたＤ／Ａ変換変換
器内作を制御する半導体集積回路において、本発明は下
記の構成とする。即ち、制御信号６により電流通過を制
御する回路５を、前記トランジスタ３とＤ／Ａ変換変換
器内間、またはＤ／Ａ変換器１内部に挿入したことで構
成する。
器内作を制御する半導体集積回路において、本発明は下
記の構成とする。即ち、制御信号６により電流通過を制
御する回路５を、前記トランジスタ３とＤ／Ａ変換変換
器内間、またはＤ／Ａ変換器１内部に挿入したことで構
成する。
第２図は第１図における電流通過を制御する回路５をＤ
／Ａ変換変換器内部に挿入した場合を示す。
／Ａ変換変換器内部に挿入した場合を示す。
［作用］
第１図において、端子６から印加した信号は電流通過を
制御する回路５において制御動作を行う。
制御する回路５において制御動作を行う。
即ち、端子６からの単一の制御信号により、回路５につ
いてインバータとＤ／Ａ変換器１との導通をオフとすれ
ば、ディジタル信号の印加に関係なく、Ｄ／Ａ変換器１
の動作が停止する。そのため所定の電力低下時の状態を
容易に求めることが出来る。
いてインバータとＤ／Ａ変換器１との導通をオフとすれ
ば、ディジタル信号の印加に関係なく、Ｄ／Ａ変換器１
の動作が停止する。そのため所定の電力低下時の状態を
容易に求めることが出来る。
第２図の動作は第１図の場合と同様である。
［実施例］
第３図・第４図は第１図についての実施例回路図を示し
、第５図は第２図についての実施例回路図を示す。
、第５図は第２図についての実施例回路図を示す。
第３図は制御回路５としてアント回路７を使用する場合
で、７−０〜７−ｎはそのアンド回路を示す。
で、７−０〜７−ｎはそのアンド回路を示す。
Ｄ／Ａ変換器１を通常に動作させるときは、制御信号印
加端子６から“Ｈ”レベル信号を印加する。
加端子６から“Ｈ”レベル信号を印加する。
その信号は端子２に印加されたディジタル信号がアンド
回路７を経てＤ／Ａ変換器１へ人力される。
回路７を経てＤ／Ａ変換器１へ人力される。
そして信号端子６を“Ｌ”レベルとすれば、ディジタル
信号端子２からの信号がアンド回路７を通過出来ない。
信号端子２からの信号がアンド回路７を通過出来ない。
そのためＤ／Ａ変換器１が不作動となるから、電源側の
電流を測定すれば電力低下時の値が得られる。
電流を測定すれば電力低下時の値が得られる。
第４図は制御回路５として電子的スイッチ８を使用する
例であって、Ｐチャネル・ＮチャネルＦＥＴを背中合わ
せに接続して、“Ｌ”、Ｈ”しヘルの制御信号を印加す
れば、スイッチとして動作する。スイッチオフの状態で
電力低下時の電流測定を行う。
例であって、Ｐチャネル・ＮチャネルＦＥＴを背中合わ
せに接続して、“Ｌ”、Ｈ”しヘルの制御信号を印加す
れば、スイッチとして動作する。スイッチオフの状態で
電力低下時の電流測定を行う。
第５図は第４図に示すようなスイッチをＤ／Ａ変換器内
部に挿入した場合を示す図である。スイッチオフの状態
で電流測定を行えば電力低下時の値が得られる。
部に挿入した場合を示す図である。スイッチオフの状態
で電流測定を行えば電力低下時の値が得られる。
［発明の効果］
このようにして本発明によると、Ｄ／Ａ変換器に対する
ディジタル信号の設定によらずに、Ｄ／Ａ変換器の動作
停止状態を得ることが出来る。しかもその状態設定のた
め必要とする信号も単一のもので良いから、半導体集積
回路を簡易確実に動作させることが出来る。
ディジタル信号の設定によらずに、Ｄ／Ａ変換器の動作
停止状態を得ることが出来る。しかもその状態設定のた
め必要とする信号も単一のもので良いから、半導体集積
回路を簡易確実に動作させることが出来る。
第１図は本発明の原理構成を示す図、
第２図は第１図の変形回路を示す図、
第３図〜第５図は本発明の実施例の構成を示す図、第６
図は従来のＣ−ＭＯＳ回路を示す図である。 Ｄ／Ａ変換器 ディジタル信号印加端子 相補型ＭＯＳデバイス アナログ信号出力端子 電流通過を制御する回路 単一信号印加端子
図は従来のＣ−ＭＯＳ回路を示す図である。 Ｄ／Ａ変換器 ディジタル信号印加端子 相補型ＭＯＳデバイス アナログ信号出力端子 電流通過を制御する回路 単一信号印加端子
Claims (1)
- 相補型ＭＯＳデバイス（３）に接続されたＤ／Ａ変換器
（１）の動作を制御する半導体集積回路において、制御
信号（６）により電流通過を制御する回路（５）を、前
記相補型ＭＯＳデバイス（３）とＤ／Ａ変換器（１）と
の間、またはＤ／Ａ変換器（１）内部に挿入したことを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1674090A JPH03220916A (ja) | 1990-01-26 | 1990-01-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1674090A JPH03220916A (ja) | 1990-01-26 | 1990-01-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220916A true JPH03220916A (ja) | 1991-09-30 |
Family
ID=11924665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1674090A Pending JPH03220916A (ja) | 1990-01-26 | 1990-01-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220916A (ja) |
-
1990
- 1990-01-26 JP JP1674090A patent/JPH03220916A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| US7282894B2 (en) | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch | |
| JP2002199702A (ja) | 出力電圧調整自在の電源コンバータ | |
| TWI535218B (zh) | A semiconductor integrated circuit having a variable resistance circuit | |
| US6859157B1 (en) | Programmable precision current controlling apparatus | |
| JPH03220916A (ja) | 半導体集積回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPS6342484A (ja) | 集積回路装置 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JP2603355B2 (ja) | 集積回路装置 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JPH042502Y2 (ja) | ||
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| JP2556899Y2 (ja) | Ｉｃ試験装置 | |
| JPS58210714A (ja) | コンパレ−タ | |
| JPH0231896B2 (ja) | ||
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPS6020157A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS6295010A (ja) | 半導体装置 | |
| JPH02143178A (ja) | 電圧調整回路 | |
| JPH05297076A (ja) | 集積回路のテスト回路 | |
| JPH02303152A (ja) | 半導体集積回路 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 |