JPH03224234A - 多層積層回路における選択的にプログラム可能な相互接続 - Google Patents

多層積層回路における選択的にプログラム可能な相互接続

Info

Publication number
JPH03224234A
JPH03224234A JP31793489A JP31793489A JPH03224234A JP H03224234 A JPH03224234 A JP H03224234A JP 31793489 A JP31793489 A JP 31793489A JP 31793489 A JP31793489 A JP 31793489A JP H03224234 A JPH03224234 A JP H03224234A
Authority
JP
Japan
Prior art keywords
layer
conductive
insulating layer
silicon
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31793489A
Other languages
English (en)
Inventor
Glenn H Chapman
グレン・エイチ・チャプマン
Terry O Herndon
テリー・オー・ハーンドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/371,587 external-priority patent/US5087589A/en
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JPH03224234A publication Critical patent/JPH03224234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ソリッドステート集積回路の製造に関し、特
定すると、集積回路内にプログラム可能な層間導電路を
製造する方法および装置に関する。
[従来技術、発明の課題] 過去20年間における大規模集積回路の急速な発展は、
1チツプ上で多くの回路を実施することを可能にした回
路設計および製造技術の進歩の結果であった。現今、単
一のチップは、数十刃のトランジスタを含むことができ
るが、これは1970年代前半1チツプ上数千のトラン
ジスタであったのに比へ、かなりの増加である。
ソリッドステート集積回路は、普通ウェハから製造され
るが、ウェハは、単一の半導体結晶上または結晶内に導
電体、能動的電子デバイスおよび受動的絶縁体の複数の
層を含む。ウェハは、製造された後、別個の電子的タス
クを遂行できる個々のチップにスライスできる。
この技術分野において、集積回路内の導電路間に介在す
る絶縁中に存する層間導電路は、「バイア(via) 
Jと称される。上にある導電路と半導体領域間の絶縁中
に存する同様の電路は、「コンタクトカット」 (ある
いは、より説明的に接触接続と称される)。代表的ウェ
ハは、この種の導電路を数百万有することがあり、例え
ば4.000のトランジスタを含む中規模のチップでさ
え、1000ものviaおよび8.000を越える接触
接続を有することがある。
これらの層間の電気的接続によって課される設計上の制
限は、現在および将来の半導体回路バッキング密度に重
要な役割を演する。超大規模集積回路は、性能および密
度の目標を達成するために改良されたマルチレベル相互
接続を必要としよう。理論的に、3レベル金属集積回路
は、同じ材料および寸法の2レベル金属デバイスに比し
て、バッキング密度のほぼ倍加を可能にする。しかしな
がら、装置バッキング密度は、相互接続層の数の増加に
関して直線的に増加せず、バイアおよびコンタクトカッ
トを提供することに向けられねばならないウェハのトポ
グラフィ−領域によって制限される。
バイアを構成するための従来の手法は、垂直方向の穴内
に金属を蒸着またはスパッタ付着することである。この
方法にあっては、下部導電体上に付着された絶縁層に、
穴が腐食形成される。しかして、下部導電体および絶縁
層は、両者とも基板上に重畳される。ついで、金属(重
畳された上部導体を形成する)が、穴の内側および底部
を覆うように付着され、それにより上部および下部導電
体間の絶縁層中に導電性バイアを設定する。接触接続も
、穴を腐食形成することにより同様に作られるが、この
場合、金属は、上部導電体および下にある半導体領域間
に電気的接続を提供するように付着される。(実際には
、穴が腐食形成された後、ウニへの全表面上に金属が付
着され、ついでマスクされ、そして金属充填バイアおよ
びコンタクトカット上を通過する導電性金属線を残すよ
うに選択的に腐食除去される。) きれいな穴を準備し、層間導電路に対する金属を付着す
るに際しては、種々の困難に遭遇する。
例えば、金属が大円に付着されるとき、穴の底部に達す
る十分の金属が付着しない内に、金属が穴の上縁部に溜
って周囲に段を形成する傾向がある。
加えて、金属は、最初穴の側壁および底部の形状に順応
するから、バイアの中心にはクレータ−が形成される。
この結果、バイアの頂部表面は、非常に不規則となる。
この条件は、バイア直上の領域において、上部導電体の
薄層化や、後続層の非平面的付着をもたらすことがある
さらに、平面の不規則性は、バイア上に付着されるフォ
トレジストや、集積回路の後続の層に歪を惹起する可能
性がある。また、フォトレジストがバイアの上(または
金属導電体のような中間の非平坦平面)に付着されると
き、現像中の露出光が、下にある輪郭により反射され、
フォトレジストまたは後続の付着物の狭隘化すなわちノ
ツチ形成をもたらすことがあり、それによりこれら層に
おけるデバイスおよび導電体構造の解像度に制限が課さ
れることがある。
バイア上の段付き被覆と関連する問題は、他の金属導電
体をバイア上に直接付着するのを禁止するVLSI設計
ルールをもたらした。また、穴を腐食形成することによ
りバイアを形成する方法は、多穴が導電体の垂直方向整
合に許容差を提供するに十分の金属によって囲まれるこ
とを保証するために、少なくとも各ヴアイアの領域にお
いて相互接続導電体の拡幅を必要とする。
例えば、1ミクロン幅のバイアに対しては、2ミクロン
幅の導電体が必要とされ、同様に、1/2ミクロン幅の
バイアに対しては、十分の重畳を保証するために1ミク
ロン幅の導電体が必要とされる。
極小寸法の場合、バイアおよびコンタクトカットの連続
性および一体性を保証することがますます困難となる。
この1つの理由は、このような寸法では、金属付着前に
、穴Hの底からすべての絶縁材料を一掃することが難し
いことである。他の理由は、金属をこのような小穴中に
付着することが難しいことである。
金属をバイアまたはコンタクトカット中に入れる問題は
、穴に傾斜面を備えることによって減ぜられる。しかし
ながら、傾斜側面をもつ垂直導電路は、ウェハ上により
多くのスペースを取ることは明らかであり、そしてデバ
イス構造体の一層の小型化が求めら続けられる限り、こ
の解決法は魅力が乏しくなる。従来のバイア設計の場合
、バイアが占める領域を2×2ミクロン以下に減するこ
とは難しいと推定された。さらに、急な傾斜側面による
と、十分に厚い均一な導電性フィルムを大側面上に付着
することが難しくなる可能性がある。
バイアを充填するための代わりの方法は、ウェハの全表
面上に対する金属の蒸発またはスパッタ付着によらずに
、化学的蒸着(rCVD J )により穴を充填するこ
とである。CVD法においては、金属がすでに露出して
いるウェハの領域上にのみ金属層を選択的に成長させる
ことができる。この方法においては、バイアは、タング
ステンのような金属の選択的な付着によって、底部から
充填できる。しかしながら、CVD法のもっとも有望な
ものでも、特にコンタクトカットを充填するとき制御が
困難であり、いずれにしても、穴がやはり切除され、つ
いで金属が付着され得る前に、完全に清掃されねばなら
ない。
他の手法は、レーザーを使用して、絶縁体を導電体に変
換し、それにより層間路を形成することを含む。米国特
許第4.485.490号および米国特許第4.810
.663号は、バイアが所望されるところに「リンク絶
縁体」が付着される技術を開示している。リンク絶縁体
上に付着された金属石が、約1ミリ秒のパルスを有する
ハイパワーレーザに曝さらされると、頂部金属層を溶融
し、その少なくとも1部をリンク絶縁体材料と合金化し
することによって、導電路が形成される。しかしながら
、リンク絶縁体の付着は、半導体工業において広く使用
されていないアモルファスシリコンおよび珪素に富んだ
窒化珪素のような材料を包含する。 このように、従来
技術による層間導電路の形成と関連する要件は、回路に
制約を加え、回路密度に影響を及ぼす。
従って、本発明の目的は、従来の層間接続技術から生ず
る設計要件よりも簡単な設計要件を持ち、より高いバッ
キング密度を有し、しかもより平坦な表面をもつ集積回
路を製造する方法および装置を提供することである。
本出願人の米国特許出願第194.720号および米国
特許出願第061.885号には、通常絶縁性の層の選
択された領域にイオンを植え込み、選択された領域の絶
縁体の組成および/または構造を変化させることによっ
て、層間導電路を製造する方法および装置が開示されて
いる。このような植込み領域上に、ついで上部導電層が
付着され、全構造体が約330℃および500℃間の温
度で焼成される。
低温焼成の結果、上部導電層がらの原子、または2導電
層が相互に接続されている場合には、上部および下部導
電層がらの原子が、植込み領域に拡散して、上部導電体
と下にある要素間に低抵抗の導電路を形成する。しかし
て、この導電路は、約10−’ohm−cmまたはそれ
以下の内部抵抗を有する。
米国特許出願第194.720号および米国特許出願第
061.885号の手法は、他の目的のために半導体デ
バイス製造においてすでに採用される焼成段階を利用で
きる。ウェハは、普通、製造段階中の種々の他の処理段
階の悪影響を減じかつ全ウェハ中における導電体と電子
的デバイスとの電気的接続を改善するように焼成される
しかしながら、焼成プロセスは、本質的に、可変ないし
プログラム可能な回路の製造に特有的でなくかつ不相応
である。以前に製造されたデバイス内の回路導電路を選
択的に変更できることは、使用者が注文生産可能な集積
回路の製造に非常に重要である。プログラム可能なバイ
ア、いわゆるリンクの使用は、このような独特な回路の
創成を可能にする。
層間導電路、特に注文生産されたゲートアレイおよびそ
の他のプログラムされたデバイスを形成するように選択
的に活性化ないしプログラムできる導電路を製造するた
めのより良い製造技術が確立されることが必要である。
[課題を解決するための手段] 本発明は、ゲートアレイおよびその他のプログラム可能
なデバイスを注文生産するために、多層化集積回路にリ
ンクをプログラム設定するための技術に関する。拡散通
路を形成するために予めイオン植込みを受けた絶縁材料
領域において拡散を促進しそれにより導電路を選択的に
創成するため、放射線(例えばレーザ)エネルギまたは
電気的刺激のようなエネルギの局部的印加を使用できる
。選択的放射または電気的刺激は、局部的拡散を誘起し
て、垂直の導電層を形成する。ここで拡散なる用語は、
−船釣に、原始の移動および物質の合金化を包含するの
に使用される。
本発明に従えば、注文生産される層間導電路は、上部導
電層に結合されるべきすでに形成された下部導電層に加
えてウニへの連続領域上にプラズマ支援を用いてのまた
はそれを用いないでの化学的蒸着またはスピンオンコー
ティングよって、絶縁体をまず付着することによって、
注文生産可能な眉間導電路を製造できる。絶縁層が付着
された後、導電路が所望される絶縁層内の領域が、イオ
ン植込みを受ける。この植込み段階は、選択された領域
内の絶縁の組成およびまたは構造を変化させる効果を有
する。ついで、上部導電層が、付着され、パターン化さ
れ、別個の導電路に腐食される。
l実施例において、イオン植込み絶縁体領域の両側に互
いに相対向して存在する上部および下部導電層間に電圧
を印加することによって、植込み領域の点において独立
的に、上部および下部導電体間に、低抵抗の導電路すな
わち抗融解性部分が生成される。このプログラム可能な
リンクをもたらすに必要な電圧は、植込まれたイオンの
量に逆比例し、低い値(3ボルト)から非植込み絶縁層
を破壊するのに通常必要とされる電圧(150ボルトと
またはそれ以上)の間で変えることができる。
電圧によるプログラム可能なリンクに対して必要とされ
るシリコン植込みの量は、425℃焼成により活性化さ
れた平坦な(ブレーナ)バイアに必要とされた植込みよ
り低い。それゆえ、同じI仁つェハ上に平坦なバイアお
よび電圧によるプログラム可能なリンクの作成を可能に
するような2レベルのシリコン植込みを採用することが
できる。
例えば、1つのマスクを通じて高いシリコン投与量で植
込みを行うと、電圧によるプログラム可能なリンク領域
には植込みがなされることなしに、焼成可能なバイア領
域が生じよう。ついて、バイアマスクを電圧によりプロ
グラム可能なリンクのマスクと置き換えて、バイア領域
に植込みなしに軽いシリコンの植込みが実施されよう。
代りに、1つのマスクにより、バイアおよびプログラム
可能なリンクの両領域において中庸の植込み投与量にて
植込みを行うこともできる。ついで、このマスクを「バ
イアのみ」のマスクと置き換え、追加の植込みで、バイ
ア領域においてイオン投与量を相当に上昇させることに
なろう。いずれにせよ、2マスク植込みシーケンスは、
標準的平版技術、腐食および植込み技術を使用して実施
できる。これにより、平坦なバイアの使用により高密度
の相互接続が達成され、電圧にりプログラム可能なリン
クにより論理およびメモリ回路の高密度、低インピーダ
ンスの相互接続が可能となる。
第2の実施例においては、レーザビームのような指向性
ないし有向放射線の使用により、絶縁体の被植込み領域
を介して上部および下部導電体間に抵抗性の接続かもた
らされ得る。20μSないし50m5幅のパルスを作る
ようにシャッタ操作され、13ないし4.2μm間にス
ポットサイズ焦点調節されたアルゴンレーザビームが、
金属/植込み絶縁体/金属構造体に印加されると、1.
5ワット以上のパワレヘルにてオーム接続が作られる。
1.0XIO”7cm2の植込み量を越えるシリコンが
植え込まれた酸化珪素においては、20ohm以下の抵
抗が註察された。
やはり、レーザ活性化拡散領域も、焼成活性化バイアと
独立に制御できる。酸化珪素内におけるレーザ活性化接
続は、4. OX 10”/cm2程度の低さのシリコ
ン植込み量で起こるが、425℃で焼成された平坦なバ
イアによる接続は、1.OX 10”cm2を越える植
込みを必要とする。このように、レーザ植込みリンクは
、挙動において類似であるが、やはり平坦なバイアと異
なる別個の条件下において活性化され得る。これは、雨
量の植込みシリコン量を含む回路においては、焼成によ
る平坦なバイアにより通常の垂直接続がなされ得るとと
もに、回路のプログラム化または構造化が別個の相互接
続交叉のレーザによる活性化によってなされることを意
味する。このように、植込み技術は、すべて同じ1. 
C,ウェハ上に同じ装置を配して1つの追加のマスク段
階で、平坦なバイアならびにレーザによりプログラム可
能な相互接続リンクを作製できる。プラナバイアは、高
密度の多レベル相互接続を可能にし、レーザにより形成
された追加の相互接続は、高密度、低インピーダンスに
よる論理およびメモリデバイスの相互接続の別個のプロ
グラミングを可能にする。
ポリイミドf’PI」)のような有機絶縁体や、金属酸
化物または半導体酸化物、窒化物または炭化物のような
無機絶縁体を含め、広範囲の絶縁材料を、このようにし
て選択的に導電性にすることができる。本発明に従い高
解像の層間導電路を生ずるように処理できる1つの好ま
しい絶縁体は、二酸化珪素であるが、これは、工業にお
いてすてに広く使用されている物質である。他の絶縁体
としては、窒化珪素、および炭化珪素、アルミニウム酸
化物、ダイヤモンド構造炭素および同等物のようなその
他の無機ガラス状絶縁体などがある。
二酸化珪素は、集積回路製造において絶縁体としてすで
に広く使用に供されているから、特に好ましい。二酸化
珪素は、低誘電率を有し、珪素基板源から直接エピタキ
シャル成長で形成できるから、一般に優良な絶縁体とし
て受は入れられている。二酸化珪素は、エピタキシャル
成長(例えば、シリコンウェハを約り000℃〜約12
00℃にて水分または酸素含有周囲雰囲気に曝すことに
より)に加えて、スパッタ付着、スピンオンガラス付着
、プラズマ付着、CVD法等により付着でき、本発明に
従う層間導電路を構成するに際して有用な絶縁石を得る
ことができる。
代わりに、窒化珪素のようなその他の無機絶縁性ガラス
を採用することもできる。窒化珪素は、本発明に従って
層間導電路を形成する絶縁体として使用されるとき、通
常の化学量論式(SjJ4)程度の珪素の最高2倍の珪
素を含む珪素に冨んだ組成物として付着されるのが好ま
しい。かくして、好ましい窒化珪素組成物は、SixN
yとして表わすことができる。ここで、X対yの比は、
約075〜1.7の範囲にあり、もっとも好ましくは約
1.6である。珪素に冨んだ5rxNyは、例えばプラ
ズマ支援化学的蒸着(PECVD)技術または関連する
方法により付着できる。このような付着方法においては
、S+Jyの珪素含有量は、その屈折率の変化により測
定できる。窒化珪素の付着に関する他の情報として、E
lechtrochemical 5ociety E
xtendedAbstracts、 Vol、 86
−2. pg、 481 f1986)のJ、ABur
ns、 G、H,ChapmannおよびB、 L、 
Emersonのr Low Re5istance 
Programmable ConnectionTh
rough Plasma Deposited 5i
licon N1tride Jなる論文参照。
本発明においては、眉間導電路を製造するために広範囲
の種類の植え込まれたイオンを採用できる。二酸化珪素
または窒化珪素のような珪素を基材とする絶縁体が使用
されるとき、普通植込み段階においても珪素イオンを使
用するのが好まし。
しかしながら、より一般的には、植込みイオンは、特定
の応用および物質にしたがって、珪素、ゲルマニウム、
炭素、硼素、砒素、ベリリウム、燐、チタン、モリブデ
ン、アルミニウムおよび金を含むことができる。
この種のイオンの好ましい植込みエネルギおよび作用は
、導電路の寸法、絶縁体の形式および厚さ、および下に
ある構造体すなわち基板を含む種々のファクターに依存
して変わる。普通、植込みエネルギは、約10ないし5
00KeVの範囲で変わる。
厚膜中に導電路を形成するようなときのようなある応用
の場合、これより高い植込みエネルギさえ採用できる。
代表的には、植込み段階は、約1.OX 10”/ c
m”ないし約1.OX l01g/ cm2の範囲の投
与量で実施できる。
本発明にしたがって結合される(上部および/または下
部)導電線を提供するためには、種々の導電体材料を採
用できる。この種の導電体材料としては、アルミニウム
およびAl−3iのようなアルミニウム合金などがある
。少なくとも絶縁体層が珪素を基材とする絶縁体(例え
ばSiO□またはSIN )であるときは、普通アルミ
ニウムを基材とする導電体が好ましい。何故ならば、ア
ルミニウムは、珪素に対して特別の親和力を有し、焼成
中植込み領域中に容易に拡散することができるからであ
る。本発明の実施に有用な他の導電体材料としては、銅
合金、アルミニウムーチタン合金、アルミニウムー銅−
クロム合金(またはサンドウィッチ状物)などがある。
より一般的には、導電性材料は、適当に低い初抵抗率(
すなわち約10−310−3ohまたはそれ以下)を示
し、活性化中植込み領域中に選択的に移動/拡散し得る
限り、導電性状態にドープされた材料を含むことができ
る。
このように、本発明は、選択された領域において絶縁体
を導電体に変換することによって層間導電路を製造する
ための代替技術を提供するものであるが、絶縁体を削除
しついで導電体を付着する従来の技術に比して、一体的
導電路を形成できる。この新規な技術は、層間導電路上
に実質的に平坦な平面をもたらし、高解像度で形成でき
る実質的に垂直な側面をもつ導電路構造をもたらすこと
ができる。
以下では、本発明を特定の例示の実施例について説明す
るが、技術に精通したものであれば、本発明の技術思想
から逸脱することなく、種々の追加、削減、変更をなし
得ることは明らかである。
例えば、本発明は、垂直M間溝電路により例示されるが
、全マス製造工程の一部としであるいは個々の集積回路
を注文生産するために、普通には絶縁性の材料を跨いで
および/またはこの種材料を貫通して水平の導電性ブリ
ッジを形成するのにも使用できる。
[実施例コ 本発明のこれらおよびその他の特徴およびその種々の側
面および特徴は、図面を参照して以下の説明を読めば明
らかとなろう。
第1A−IF図は、本発明の好まし実施例に従う種々の
製造段階における代表的集積回路構造体ICを示してい
る。
第1A図を参照すると、基板S上に第1の絶縁層11が
形成された後、酸化、スパッタ、化学的蒸着法または斯
界に精通したものに周知のその他の方法によって、はぼ
水平に延びる第1の金属導電路すなわち導電体M1パタ
ーンが形成される。
この第1の導電層は、例えば、第1絶縁層状に金属を約
0.5ミクロン〜1.0ミクロンの厚さにスパッタリン
グし、金属層に水平金属線のパターンを腐食形成するこ
とによって付着される。ついで、第2の絶縁層I2が、
第1導電体M1上に付着される。絶縁石工2は、ポリイ
ミドのような有機絶縁体、または金属酸化物または珪素
を基材とするガラスのような無機絶縁体とし得る。二酸
化珪素、窒化珪素および炭化珪素のような絶縁性珪素化
合物は、特に有用である。絶縁石工2の付着は、プラズ
マ付着のような周知の技術により達成でき、図示のよう
に、ウェハの大連続面積上に、約0.2〜1.0ミクロ
ン、好ましくは約05ミクロンの均一な被覆をもたらす
ことができる。
第16図は、絶縁層I2上における好ましくは金属材料
よりなるマスクPの付着および成形を例示している。マ
スクは、高解像度ステップ−オン−ウェハ写真平版印刷
法のような周知の写真平版印刷技術、または代わりに電
子またはX線平版印刷法によってパターン−化できる。
露光および現像の後、電圧/レーザによりプログラム可
能なリンクの領域においてのみ12層を露出するように
、マスクの一部が腐食除去される。これは、例えば、周
知の湿式化学的方法、等方性または異方性、により達成
できる。高アスペクト比エツチングが望まれる緻密な回
路バッキングおよび小デバイスサイズに対しては、乾式
プラズマエツチング、反応性イオンエツチングおよびイ
オンミリングが普通は好ましかろう。
マスクPの成形後、構造体はイオン植込みの準備が整う
第1C図は、マスクPの露出表面がイオンを受けるイオ
ン植込み段階を示しているが、このイオンは、絶縁層I
2がSiO□またはSiNのような絶縁性珪素化合物で
あるときは珪素イオンが好ましい、これは、マスクの開
口により露光される領域において絶縁層の組成および/
または構造を有効にに変更する。
技術的に周知のように、植込みの量、その濃度およびそ
の分布プロフィルは、すべて、ビーム電流、電圧および
露光時間を変えることによって制御できる。植え込まれ
る原子は、珪素、ゲルマニウム、炭素、硼素、砒素、ベ
リリウム、隣、チタン、モリブデン、アルミニウムおよ
び金より成る群から選択できる。
層間路内において植え込まれたイオンに所望される均一
な分布プロフィルを得るために、複数の異なるビームエ
ネルギを使用できる。例えば、より一様な分布をもたせ
るため、植込み領域の全厚中にイオンを分布するように
、種々の加速電圧にて数種の植込みを遂行し得る。代わ
りに、1つのレベルが使用される場合は、領域の中央に
中心をおいて植え込まれたイオンのガウス分布を生ずる
ようにエネルギを選択してもよい。
イオン植込み段階は、絶縁層の組成および構造を変化さ
せるが、また、酸素、窒素または炭素(絶縁層の組成に
依存する)を変位させる効果を有し、焼成段階中導電M
から植込み領域中への金属の移動および混合(合金化)
を促進するものと思われる。植込みはまた、結晶格子を
崩壊する物理的効果を有し、これがまた金属の拡散を促
進し得るものと思われる。この結果、植込み領域に、本
質的に崩壊された絶縁体と植え込まれたイオンとより成
る複合物質を生ずる。
第16図に例示されるマスク化段階に代わるものとして
、ある種のイオン源を用いて無マスクイオン植込みを利
用できる。例えば、Ion BeamSystems 
、マサチューセッツ州Beverly所在、により製造
された焦点調節イオンビーム植込み装置を使用して、シ
リコンまたはベリリウムをマスクなしで0.2−2.0
ミクロンの領域に植え込むことができる。
マスクが利用される場合、マスクは、普通、イオン植込
み段階の完了時に除去される。植込みから生ずる集積回
路構造体は、第1D図に示されている。埋め込まれた領
域は、印影斜線が付されており、接続されるべき下部導
体M1直上に位置うけられている。
第1E図は、第2絶縁層I2上に第2の金属導電体層M
2を直接付着する状態を例示している。
この金属層の付着は、第1導電体層M1と関連して上述
したのと類似の態様で進行する。導電体M2は、プログ
ラム可能なリンクVを形成する植込み領域上に直接配置
される。
第1F図は、得られた構造体の活性化を例示するもので
あり、活性化は、層■2の絶縁材料内に一体的に配置さ
れた導電性リンクの形成をもたらす。活性化は、種々の
従来技術により遂行できる。例えば、ウェハの選択され
た領域は、電圧またはレーザ放射の印加により活性化で
きる。
このように、選択的に印加されるエネルギの効果は、導
電体M1およびM2物質を植込み領域中に拡散して、複
合導電物質を形成することである。得られたバイアは、
多層集積回路の要件内に十分ある約1 ohmの内部抵
抗を有し、他方植え込まれていない二酸化珪素、窒化珪
素またはポリイミド絶縁層は、例えば約10 ” oh
m−cmの抵抗率を有する。
第2A〜2F図は、トランジスタT(ソースSo、ドレ
インDおよびゲートG)の半導体領域の形式の下にある
要素、ならびにゲート酸化物上に配置されたポリシリコ
ン層P。どの間に本発明にしたがって接触接続Cを作る
に際しての諸製造段階を示している。この諸段階は、第
1A〜IF図に関連して上述したのと同様であり、従っ
て短い説明しか必要としない。類似の特徴は、同じ参照
番号を付しである。
第2A図には、基板S上に先に形成された半導体領域上
、ならびにポリシリコン層PO上に、第1の絶縁11i
F11が付着されている。
続いて、第2B図においては、接触接続Cに対して選択
された領域上に開口を有するマスクPが、付着、成形さ
れる。
第2C図においては、集積回路の選択された領域が、イ
オン植込みを受ける。
次に、第2D図においては、マスクが除去される。
第2E図においては、第1の金属層M1が、接続される
べき下にある要素上において、少なくとも植込み領域直
上の位置に重畳されるように付着、成形される。
最後に、第2F図においては、集積回路構造体ICの選
択された領域が、エネルギの選択的印加により活性化さ
れ、介在する絶縁層重1中に導電路の形成をもたらし、
下にある要素を導電層M1と相互接続する。これは、上
にある第1導電層M1の導電性材料の植込み領域への拡
散から得られ、下にある要素との電気的接続を形成する
このように、本発明に従う接触接続の製造は、上述のの
ようにバイアの製造と類似である。
本発明にしたがって作られた集積回路が、第3図に示さ
れている。第1の導電層M1の個々の水平導電線(例え
ば導電体26)は、絶縁層■1により下にある基板およ
び該基板の能動デバイスから隔絶されている。垂直導電
路10.12.14は、第1水平導電層Mlを第2の水
平導電層M2に相互接続する。同様に、垂直導電路16
.18は、トランジスターTの半導体領域を第1金属層
Mlに相互接続する。導電路20は、ポリシリコン層2
2を第1金属層M1に相互接続する。導電路24は、第
1金属層Mlを第2金属、IWM2に相互接続するが、
導電路20上に垂直に配置されることが重要である。図
は、本発明の導電路が、相互に積層され得ることを示し
ている。
得られた集積回路は、眉間導電路を有していて、しかも
頂部平面は実質的に平坦である。これらの垂直導電路は
、はぼ円筒状形態を有してもよいし、正方形または矩形
断面をもつ箱状をなしてもよい。異なる層の2本の導電
体は、両者の材料を植込み領域中に拡散することにより
接続できる。代わりに、半導体が重畳される導電体と相
互接続される場合には、重畳される導電体の材料を、電
気的または放射エネルギの刺激により、下にあるソリッ
ドステートデバイスに影響を及ぼすことなく、植込み領
域内に拡散できる。
さらに、本発明に従って作られた層間導電路は、リンク
領域における導電体の幅と同じ幅を有してよい。例えば
2ミクロン幅の導電体は2ミクロン幅の導電路とオーバ
ーラツプを必要とせずに相互接続できる。
以下、本発明を実施例により説明する。
[実施例1−イオン植込み絶縁体の電気的プログラミン
グ] シリコンウェハの表面上に、約8000オングストロー
ムの深さでAl1%5i−2%Cuの第1の導電層をス
パッタ付着し、写真平版印刷法によりマスクを形成し、
非マスク領域をプラズマエツチングすることにより、金
属線パターンを形成した。ついで、二酸化珪素、窒化珪
素およびポリイミドの絶縁層を、ウェハ上への化学的蒸
着またはスピンコーティングによって付着し、表面およ
び下部金属線パターンを深さ約2500オングストロー
ムの絶縁層で覆った。
ついで、標準的写真平版印刷技術を使用して、絶縁層に
マスクを施し、金属線に重ねて、約3ミクロン× 3ミ
クロンの選択されたスポットのみを露出させた。イオン
植込み機械(例えば、VarionInc  マサチュ
ウセッツ州G 1oucester所在、により製造さ
れたイオン植込み機、Extrion 200−20型
または同等物)を使用して、SiO□層のこれらの領域
に、珪素イオンを植え込んだ。各プログラム可能なリン
クの領域において、3つのレベルにて植え込み±が設定
された。すなわち、25にeVにてI×10′7/cm
2.80にeVにおいてl X 1018/cm2およ
び180Kevにて2 X 1018/cm2の3レベ
ルである。
第4図はSiN層に対する植込みプロフィルを示してい
る。絶縁体厚さ、中央植込み電圧および総植込み量を調
節することによって、SiOおよびポリイミドに対して
、類似のプロフィルを得た。
植込み後、第2の金属層(例えばやはりAl−3i−C
u合金)を、プラズマスパッタリング装置(例えば、C
VCInc、、 ニーニーヨークRochester所
在、により製造されたスパッタリング装置または同等物
)により付着し、ついで写真平版印刷法により、植込み
領域を積層る第2の上部導電層を提供するようにパター
ン−化し、腐食形成した。
ついで、電気的刺激による活性化のため、被選択領域を
選んだ。植込み領域に電圧を印加した。
活性化の後、植込み領域は、優れた導電性(すなわち、
約25 ohmまたはそれ以下の低抵抗)と、実質的に
平坦な表面を示すことが分かった。層間導電路は、上部
および下部の導電性金属線に十分接合されていた。垂直
路および金属線の分析により、珪素の上部および下部導
電体への固体相互拡散、ならびにアルミニウムのリンク
領域への固体相互拡散が明らかにされた。
第5図には、3種の絶縁体に対して、Si植込み量に対
する破壊電圧の減少が示されている。非植込み絶縁物の
破壊電圧は、130〜170ボルトの範囲にあった。図
示されるように、PI破壊電圧は、1、OXl0I8な
いし1.OXIO”の範囲の植込み量にてIOV以下に
降下した。SiNの破壊電圧は、3×1017のSiに
て24 Vに降下し、他方SiOの破壊電圧は、その量
にて70 Vに降下し、IOV以下の破壊電圧を達成す
るのに2.5 XIO”のSiを必要とした。
すべての場合において、電圧によりプログラム可能なリ
ンクの抵抗は、25 ohm以下であり、ある場合にお
いては、4 ohm以下であった(プローブの直列抵抗
)。
電圧プログラミングは、電圧が約25%だけ植込み絶縁
体の導電スレッショルドを越える電流制限パルスにより
達成された。パルスは、十分のジュール熱を与え、絶縁
体中へのAL拡散または絶縁体との合金化により接続を
形成した。電流制限は、接続の形成中接続を加熱するの
を防ぐために必要であった。接続′プロセスはメモリオ
シロスコープで研究され、接続を形成するのに要する時
間は、2マイクロ秒以下であることが分かった。パルス
を電流制限することの必要性は、過剰の加熱の結果とし
て接続が形成されて開放することを観察することによっ
て確認された。好ましいと思われる電圧プログラミング
技術は、未形成のリンク上に反復する短いパルスを印加
することである。例示の1実施例において、6つの70
ボルト電流制限パルスが、リンクに印加された。リンク
は6番目のパルス中に形成されたが、これは残りのパル
スが、リンクの20 ohmの抵抗に掛かつて低電圧に
降下することによって立証された。
[実施例2−イオン植込み絶縁体の レーザプログラミングコ シリコンウェハ表面上に、8000オンゲストロムの深
さでAl1%5i−2%Cuの第1の導電屡をスパッタ
により付着し、続いて写真平版印刷法によりマスクを形
成し、未マスク領域のプラズマエツチングによって、金
属線のパターンを形成した。やはり、二酸化珪素、窒化
珪素またはポリイミドの絶縁層を、ウニ八表面への化学
的蒸着またはスピンコーティングにより付着し、表面お
よび水平金属線のパターンを深さ約3000オングスト
ロームの絶縁層で被覆した。
ついで、絶縁層を、7000オングストローム厚のAl
Siでマスクし、そしてこの金属マスクを写真平版印刷
法でパターン化し、プラズマエツチングして選択的に除
去し、導電線に重なる選択されたスポットのみを露出さ
せた。−側に1〜12ミクロン範囲のバイアパターンが
作製された。
やはりイオン植込み機械(マサチューセッツ州G 1o
ucester所在のVarion Inc、により製
造されたExtrion200−20イオン植込み装置
または等価物)を使用して、絶縁層のこれらの領域に珪
素イオンを植え込んだ。
マスク除去の後、Al−5i−Cu合金の8000オン
グストローム厚の上部導電体を、再度その上にスパッタ
付着し、写真平版印刷法によりパターン化し、腐食して
、イオン植込み領域を横切って第2の上部導電緑石を形
成した。
これらの構造体を、ついで、1.3ミクロン直径のビー
ムに焦点調節されたアルゴンレーザからのレーザ放射に
選択的に露出させた。照射された植込み領域は、やはり
、優れた導電性を示すことが分かった。すべての例にお
いて、層間導電路は、上部および下部導電金属線によく
接合された。垂直導電路および金属線の分析により、や
はり、上部および下部導電体中への珪素の固体相互拡散
および合金化ならびにアルミニウムのリンク領域中への
拡散が明らかにされた。
8、OXl0I?および1.5 XIO”で植え込まれ
たSiOは、1.5ワツトの1ミリ秒のパルスでレーザ
によりリンクし、約10ないし20ohmの抵抗を生じ
た。Siの植込みが4XIO”に減ぜられた場合、同等
に低い抵抗リンクを生ずるためには、レーザパワー2.
25ワツトに増されねばならない。2XIQ”以下のS
iの植込みは、十分なレーザリンクをもたらさなかった
。2XlO”で植え込まれたPIの場合、レーザによる
リンクは1.4ワツトで生じ、10〜200hmのリン
ク抵抗を生じた。ポリイミドは、低いSiの植込みでは
リンクしないであろう。珪素植込みSiNレーザリンク
は、約1〜2ワツトの範囲のパワーにて達成される。
ある例においては、プログラム可能なリンクのレーザに
よる活性化は、1.5ワツトのアルゴンレーザを使用し
て、一連の短いパルス、例えば各々80マイクロ秒の6
0のパルスにより実施するのがよい。この手法は、リン
クを形成するのに必要なレーザパワーを減するという利
点を有し、普通−層−様な結果をもたらす。
【図面の簡単な説明】
第1A〜IF図は本発明に従う製造の種々の段階におけ
るバイアを示す集積回路構造体の断面図体領域間の接触
接続を示す集積回路構造体の断面図である。 第3図は本発明に従う複数の層間導電路を示す集積回路
の断面図である。 第4図は本発明に従う例示的イオン植込み深さプロフィ
ルを例示するグラフである。 第5図はポリイミド、窒化珪素および二酸化珪素絶縁体
の薄層に対する、絶縁破壊電圧対イオン植込み量を例示
するグラフである。 IC: 集積回路構造体 11: 第・1絶縁層 ■2; 第2絶縁層 Ml: 第1導電体または導電層、または金属1M2:
 第2導電層または金属層 P;  マスク  0 120) 14. 16 8 20.24: 導電路 2 ポリシリコン層 FIG、3

Claims (30)

    【特許請求の範囲】
  1. (1)集積回路構造体に層間導電路を製造する方法にお
    いて、集積回路構造体の下部要素上に絶縁層を付着し、
    絶縁層の少なくとも1つの選択された領域にイオンを植
    え込み、絶縁層の選択された領域上に導電性物質の上部
    層を付着し、上部導電層から絶縁層の選択された領域に
    物質を拡散するように、前記集積回路構造体の前記植込
    み、領域の少なくとも1つにエネルギを選択的に印加し
    、それにより上部導電層および下部要素間の選択された
    領域に導電路を形成する層間導電路製造方法。
  2. (2)絶縁層を付着する段階が、二酸化珪素、窒化珪素
    、炭化珪素、アルミニウム酸化物、ポリイミドおよびダ
    イアモンド構造炭素より成る群から選択された物質を付
    着することを含む特許請求の範囲第1項記載の導電路製
    造方法。
  3. (3)絶縁層を付着する段階がさらに、二酸化珪素層を
    付着することを含み、イオンを植え込む段階が、二酸化
    珪素層の選択された領域中に珪素イオンを植え込むこと
    を含む特許請求の範囲第1項記載の導電路製造方法。
  4. (4)絶縁層を付着する段階がさらに、窒化珪素層を付
    着することを含み、イオンを植え込む段階がさらに、窒
    化珪素層の選択された領域中に珪素イオンを植え込むこ
    とを含む特許請求の範囲第1項記載の導電路製造方法。
  5. (5)絶縁層を付着する段階がさらに、ポリイミド層を
    付着することを含み、イオンを植え込む段階がさらに、
    ポリイミド層の選択された領域に珪素イオンを植え込む
    ことを含む特許請求の範囲第4項記載の導電路製造方法
  6. (6)絶縁層を付着する段階がさらに、絶縁層のプラズ
    マ支援化学的蒸着を含む特許請求の範囲第1項記載の導
    電路製造方法。
  7. (7)絶縁層の選択された領域中にイオンを植え込む段
    階が、選択された領域のみを露出するように絶縁層をマ
    スクすることを含む特許請求の範囲第1項記載の導電路
    製造方法。
  8. (8)イオンを植え込む段階が、前記絶縁層上にレジス
    トを写真平版印刷法によりパターン化し、選択された露
    出領域を形成するうにレジストを腐食し、選択された領
    域中に前記イオンを植込み後レジストを除去することを
    含む特許請求の範囲第1項記載の導電路製造方法。
  9. (9)イオンを植え込む段階がさらに、選択された領域
    中に直接的な無マスクのイオン植込みを行なうように狭
    いイオンビームを制御することを含む特許請求の範囲第
    1項記載の導電路製造方法。
  10. (10)イオンを植え込む段階がさらに、珪素、ゲルマ
    ニウム、炭素、硼素、砒素、燐、チタン、モリブデン、
    アルミニウム、ベリリウムおよび金より成る群から選択
    されたイオンを植え込むことを含む特許請求の範囲第1
    項記載の導電路製造方法。
  11. (11)イオンを植え込む段階がさらに、約1.0×1
    0^1^6/cm^2ないし約1.0×10^1^9/
    cm^2の範囲の量でイオンを植え込むことを含む特許
    請求の範囲第1項記載の導電路製造方法。
  12. (12)上部導電層を付着する段階がさらに、アルミニ
    ウンム、金および白金の合金より成る群から選択された
    物質を付着することを含む特許請求の範囲第1項記載の
    導電路製造方法。
  13. (13)上部導電層を付着する段階がさらに、導電性金
    属合金を絶縁層中にスパッタし、該上部導電層をパター
    ン化して、少なくとも1本の導電性金属線を上部層とし
    て形成することを含む特許請求の範囲第1項記載の導電
    路製造方法。
  14. (14)拡散段階が、電気的エネルギの選択的印加によ
    り遂行される特許請求の範囲第1項記載の導電路製造方
    法。
  15. (15)拡散段階が、指向性電磁放射線に対する選択的
    露出により遂行される特許請求の範囲第1項記載の導電
    路製造方法。
  16. (16)選択された領域における得られた層間導電路が
    、約10^−^3ohm−cm以下の抵抗率を有する特
    許請求の範囲第1項記載の導電路製造方法。
  17. (17)下部要素がより下部導電層である特許請求の範
    囲第1項記載の導電路製造方法。
  18. (18)下部要素が半導電性要素である特許請求の範囲
    第1項記載の導電路製造方法。
  19. (19)チャンバを実質的に排気し、この実質的に排気
    されたチャンバにおいて植込み段階を遂行することを含
    む特許請求の範囲第1項記載の導電路製造方法。
  20. (20)特許請求の範囲第1項記載の方法により作られ
    た集積回路。
  21. (21)多層集積回路に層間導電路を製造する方法にお
    いて、集積回路上に第1の層および第2の普通絶縁性の
    層を形成し、絶縁層の少なくとも1つの選択された領域
    中に珪素原子を植え込み、選択された領域に重なる絶縁
    層の少なくとも一部に第3の層を形成し、前記第1また
    は第3層の1つが導電性材料より成り、そしてさらに選
    択された被植込み領域をほぼ導電性の複合物質に変換す
    るため、十分のエネルギを選択された領域に印加し、そ
    れにより第2層中にほぼ導電性の導電路を選択的に形成
    し、該導電路が第1および第3層を垂直に相互接続する
    ことを特徴とする層間導電路製造方法。
  22. (22)多層集積回路導電体を相互接続するためのリン
    クを製造する方法において、本質的に普通導電性のアル
    ミニウム合金より成る下部層上に直接、本質的に普通絶
    縁性の珪素化合物より成る層間物質をプラズマ付着し、
    選択されたバイア領域に少なくとも1つの開口を有する
    マスクを介して、珪素原子を層間物質中に植え込み、前
    記の植え込まれたバイア領域上に、本質的にアルミニウ
    ム合金より成る上部層を直接付着し、前記上部および下
    部層からアルミニウムを層間物質の植え込まれたバイア
    領域中に拡散し、それにより上部および下部層間に低抵
    抗相互接続を形成することを特徴とするリンク製造方法
  23. (23)イオンを埋め込む段階がさらに、複数の植込み
    エネルギにてイオンを植え込むことを含む特許請求の範
    囲第22項記載のリンク製造方法。
  24. (24)イオンを植え込む段階がさらに、約1.0×1
    0^1^6/cm^2ないし約1.0×10^1^9/
    cm^2の範囲の量でイオンを植え込むことを含む特許
    請求の範囲第22項記載のリンク導電路製造方法。
  25. (25)拡散段階がさらに、電気的エネルギの選択的印
    加を含む特許請求の範囲第22項記載のリンク製造方法
  26. (26)拡散段階がさらに、指向性電磁放射の選択的印
    加を含む特許請求の範囲第21項記載のリンク製造方法
  27. (27)少なくとも1層が第1の導電体に電気的に接続
    された固体状態デバイスをを含む複数の層と、前記第1
    導電体の層上の層に配置され、絶縁性物質によりリンク
    領域の前記第1導電体から分離された第2の導電体と、
    前記絶縁性物質を介して、前記第1導電体を前記第2導
    電体に電気的に接続するためのリンク手段とを備え、該
    リンク手段が、前記絶縁性物質と一体をなしていて本質
    的に該絶縁性物質の複合体より成る領域から構成され、
    該複合体においては、導電性物質が該複合体を導電性に
    するように拡散された集積回路。
  28. (28)第1および第2導電体が各々導電性物質より成
    り、前記リンク手段が、第1および第2導電体を相互接
    続し、かつ本質的に前記絶縁性物質および前記導電性物
    質より成る複合体から構成され、前記第1および第2導
    電体の少なくとも一方が上記導電性物質から作られた特
    許請求の範囲第27項記載の集積回路。
  29. (29)前記絶縁性物質が二酸化珪素より成り、前記導
    電性物質がアルミニウムより成る特許請求の範囲第27
    項記載の集積回路。
  30. (30)前記絶縁性物質が窒化珪素より成り、前記導電
    性物質がアルミニウムより成る特許請求の範囲第27項
    記載の集積回路。
JP31793489A 1989-06-26 1989-12-08 多層積層回路における選択的にプログラム可能な相互接続 Pending JPH03224234A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/371,587 US5087589A (en) 1987-06-12 1989-06-26 Selectively programmable interconnections in multilayer integrated circuits
US371587 1989-06-26

Publications (1)

Publication Number Publication Date
JPH03224234A true JPH03224234A (ja) 1991-10-03

Family

ID=23464566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31793489A Pending JPH03224234A (ja) 1989-06-26 1989-12-08 多層積層回路における選択的にプログラム可能な相互接続

Country Status (1)

Country Link
JP (1) JPH03224234A (ja)

Similar Documents

Publication Publication Date Title
US5087589A (en) Selectively programmable interconnections in multilayer integrated circuits
US5366911A (en) VLSI process with global planarization
US6949402B2 (en) Method of forming a non-volatile resistance variable device
CA1085969A (en) Semiconductor devices and method of manufacturing the same
JP2005508573A (ja) タングステンプラグ中のボイドを除去する方法
JP2912558B2 (ja) 金属配線製造方法
US4499119A (en) Method of manufacturing super-conductive tunnel junction devices with precise junction area control
JPH03224234A (ja) 多層積層回路における選択的にプログラム可能な相互接続
JPS63291436A (ja) 半導体装置の製造方法
US20020177300A1 (en) Method for forming an opening in polymer-based dielectric
JPS62250655A (ja) 半導体装置およびその製造方法
JPH0430451A (ja) 電気的接続の形成方法とこれを用いて形成される集積回路
TW478094B (en) Dual-polysilicon structures in integrated circuits and a method for making them
KR100202667B1 (ko) 금속배선 형성방법
JPH02244617A (ja) 半導体装置の製造方法
JP3021711B2 (ja) 半導体集積回路の製造方法
JPS6116549A (ja) 半導体装置の製造方法
JPH01232745A (ja) 半導体装置用金属電極・配線の製造方法
JPH02210833A (ja) 半導体装置の製造方法
JPS62222653A (ja) 半導体装置及びその製造方法
JPH029172A (ja) 3層電極配線およびその製造方法
JPH021922A (ja) 半導体装置の製造方法
JPH0322690B2 (ja)
JPS61145846A (ja) 半導体装置の製造方法
JPS60245146A (ja) 半導体装置の製造方法