JPH03224312A - パルス発生回路の駆動方法 - Google Patents
パルス発生回路の駆動方法Info
- Publication number
- JPH03224312A JPH03224312A JP2018046A JP1804690A JPH03224312A JP H03224312 A JPH03224312 A JP H03224312A JP 2018046 A JP2018046 A JP 2018046A JP 1804690 A JP1804690 A JP 1804690A JP H03224312 A JPH03224312 A JP H03224312A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- switch
- circuit
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明はインバータ等を構成するスイッチング素子の駆
動回路に用いるパルス発生回路に関する。
動回路に用いるパルス発生回路に関する。
［従来の技術〕
第３図は複数のスイッチング素子をブリッジ接続してな
るインバータ等の上記スイッチング素子をＯＮ／ＯＦＦ
駆動するための駆動回路の従来例を示したものである。
るインバータ等の上記スイッチング素子をＯＮ／ＯＦＦ
駆動するための駆動回路の従来例を示したものである。
図において、１はＰＮＰ形トランジスタ、２はＮＰＮ型
トランジスタであって、バッファ（電流増幅回路）を構
成している。４はパルストランス、５は出力トランジス
タである。両トランジスタｌと２は正負のエミッタフォ
ロワ接続によるハソファを構成し、電源６（電圧Ｅｌ
）の正負極間に挿入されており、ベースにはパルス信号
ＰＩが供給される。両トランジスタ１と２の直列接続点
ａとパルストランス４の入カ巻ｍ４Ｐの一端との間には
直流カット用のコンデンサ３が挿入されている。パルス
トランス４の出力巻線４Ｓは抵抗ｒ１を介して出力トラ
ンジスタ５のベースに接続されている。出力トランジス
タ５のコレクタは抵抗７を介して電ａ（電圧Ｅ２）８に
接続されている。
トランジスタであって、バッファ（電流増幅回路）を構
成している。４はパルストランス、５は出力トランジス
タである。両トランジスタｌと２は正負のエミッタフォ
ロワ接続によるハソファを構成し、電源６（電圧Ｅｌ
）の正負極間に挿入されており、ベースにはパルス信号
ＰＩが供給される。両トランジスタ１と２の直列接続点
ａとパルストランス４の入カ巻ｍ４Ｐの一端との間には
直流カット用のコンデンサ３が挿入されている。パルス
トランス４の出力巻線４Ｓは抵抗ｒ１を介して出力トラ
ンジスタ５のベースに接続されている。出力トランジス
タ５のコレクタは抵抗７を介して電ａ（電圧Ｅ２）８に
接続されている。
９は出力端子であり、その出力（駆動信号）Ｐ２は直接
または増幅された後図示しないインバータのスイッチン
グ素子に供給されて該スイッチング素子をＯＮ１０ Ｆ
Ｆさせる。１０は運転指令回路であって、起動指令（
ＯＮ）指令を受けると、パルスＰ１を送出し、停止指令
（ＯＦＦ）を受けると、パルスＰｌの送出を停止する。
または増幅された後図示しないインバータのスイッチン
グ素子に供給されて該スイッチング素子をＯＮ１０ Ｆ
Ｆさせる。１０は運転指令回路であって、起動指令（
ＯＮ）指令を受けると、パルスＰ１を送出し、停止指令
（ＯＦＦ）を受けると、パルスＰｌの送出を停止する。
ｒ２は抵抗である。
この構成において、パルスＰ＋ はデユーティ比５０％
のパルスであり、その正パルスがトランジスタ１．２の
ベースに供給されると、トランジスタ１がＯＮＬ、ベー
ス・エミッタ間のえん層重圧を差し引かれた正パルスの
電圧がコンデンサ３を介してパルストランス４の入力巻
線４Ｐに印加され、該パルストランス４の出力巻′！ａ
４Ｓに正の電圧Ｖｐが誘起する。この電圧Ｖｐは抵抗ｒ
１を介してトランジスタ５のベースに加わるので、トラ
ンジスタ５がＯＮＬ、、出力端子９は０電位となる。次
いで、パルスＰ、の負のパルスがトランジスタ１と２の
ベースに供給されると、トランジスタ１はＯＦＦ、トラ
ンジスタ２はＯＮするので、パルストランス４には負の
電圧が印加され、その出力巻線４Ｓには負の電圧Ｖｐが
誘起し、この電圧Ｖｐが出力トランジスタ５０ベースに
加わるので、出力トランジスタ５が０ＦＦＬ、出力端子
９は上記インバータのスイッチング素子をＯＮさせるレ
ベルＥ２の駆動信号Ｐ２を送出する。
のパルスであり、その正パルスがトランジスタ１．２の
ベースに供給されると、トランジスタ１がＯＮＬ、ベー
ス・エミッタ間のえん層重圧を差し引かれた正パルスの
電圧がコンデンサ３を介してパルストランス４の入力巻
線４Ｐに印加され、該パルストランス４の出力巻′！ａ
４Ｓに正の電圧Ｖｐが誘起する。この電圧Ｖｐは抵抗ｒ
１を介してトランジスタ５のベースに加わるので、トラ
ンジスタ５がＯＮＬ、、出力端子９は０電位となる。次
いで、パルスＰ、の負のパルスがトランジスタ１と２の
ベースに供給されると、トランジスタ１はＯＦＦ、トラ
ンジスタ２はＯＮするので、パルストランス４には負の
電圧が印加され、その出力巻線４Ｓには負の電圧Ｖｐが
誘起し、この電圧Ｖｐが出力トランジスタ５０ベースに
加わるので、出力トランジスタ５が０ＦＦＬ、出力端子
９は上記インバータのスイッチング素子をＯＮさせるレ
ベルＥ２の駆動信号Ｐ２を送出する。
この動作は上記したＯＦＦ指令が発生するまで繰り返さ
れる。
れる。
この従来の構成においては、パルスＰ１の負パルスが継
続して印加されたのち、上記ＯＦＦ指令が発生した場合
、コンデンサ３が図示の極性に充電されたままとなるの
で、次に、起動するため、パルスＰ１をトランジスタｌ
と２に印加した場合、パルストランス４の出力Ｖｐは第
４図に示す如く、初期ＯＮパルスが２×Ｅ、に達し、初
期ＯＦＦパルスはほぼ零となるため、出力トランジスタ
５のＯＦＦが遅れ、上記インバータのアーム短絡を招く
ことになる。
続して印加されたのち、上記ＯＦＦ指令が発生した場合
、コンデンサ３が図示の極性に充電されたままとなるの
で、次に、起動するため、パルスＰ１をトランジスタｌ
と２に印加した場合、パルストランス４の出力Ｖｐは第
４図に示す如く、初期ＯＮパルスが２×Ｅ、に達し、初
期ＯＦＦパルスはほぼ零となるため、出力トランジスタ
５のＯＦＦが遅れ、上記インバータのアーム短絡を招く
ことになる。
本発明は上記問題を解消するためになされたもので、起
動指令に対して出力パルスを遅れなく発生させることが
できるパルス発生回路の駆動方法を提供することを目的
とする。
動指令に対して出力パルスを遅れなく発生させることが
できるパルス発生回路の駆動方法を提供することを目的
とする。
〔課題を解決するための手段］
本発明は上記目的を達成するため、正パルスを電流増幅
するトランジスタと負パルスを電流増幅するトランジス
タを直列接続してなり、正負パルスを送出する制御回路
、この制御回路の出力をコンデンサを介して印加される
パルストランス、該パルストランスの出力パルスにより
ＯＮ／ＯＦＦされるトランジスタを有するパルス発生回
路において、上記制御回路と上記コンデンサとの間に第
１のスイッチを設けるとともに、上記パルストランスの
１次側端子間に挿入された短絡用の第２のスイッチと放
電抵抗からなるコンデンサ放電回路とを設け、運転停止
時、上記制御回路に上記負パルスを所定時間供給したの
ち上記第１のスイッチを開路するとともに上記短絡用の
第２のスイッチを閉路する構成としたものであり、請求
項２では、上記第１のスイッチは、正パルスを通過させ
るダイオードと負パルスを通過させるトランジスタから
なり、上記運転停止時、該トランジスタがＯＦＦされる
構成とし、請求項３では、上記短絡用の第２のスイッチ
に代えて、パルストランスの２次側にツェナーダイオー
ドを直列に挿入した。
するトランジスタと負パルスを電流増幅するトランジス
タを直列接続してなり、正負パルスを送出する制御回路
、この制御回路の出力をコンデンサを介して印加される
パルストランス、該パルストランスの出力パルスにより
ＯＮ／ＯＦＦされるトランジスタを有するパルス発生回
路において、上記制御回路と上記コンデンサとの間に第
１のスイッチを設けるとともに、上記パルストランスの
１次側端子間に挿入された短絡用の第２のスイッチと放
電抵抗からなるコンデンサ放電回路とを設け、運転停止
時、上記制御回路に上記負パルスを所定時間供給したの
ち上記第１のスイッチを開路するとともに上記短絡用の
第２のスイッチを閉路する構成としたものであり、請求
項２では、上記第１のスイッチは、正パルスを通過させ
るダイオードと負パルスを通過させるトランジスタから
なり、上記運転停止時、該トランジスタがＯＦＦされる
構成とし、請求項３では、上記短絡用の第２のスイッチ
に代えて、パルストランスの２次側にツェナーダイオー
ドを直列に挿入した。
本発明では、運転停止時、パルストランスに蓄積された
エネルギーがコンデンサに放出され、該コンデンサの蓄
積エネルギーを放電回路で消費させるので、再起動時に
は、起動当初から正常なバルス資得ることができる。
エネルギーがコンデンサに放出され、該コンデンサの蓄
積エネルギーを放電回路で消費させるので、再起動時に
は、起動当初から正常なバルス資得ることができる。
以下、本発明の１実施例を図面を参照して説明する。
第１図において、１１はスイッチであって、トランジス
タ１と２の接続点ａとコンデンサ３との間に挿入されて
いる。１２は放電用抵抗、１３は短絡用スイッチである
。この短絡用スイッチ１３はパルストランス３の入力巻
線４Ｐの両端間に挿入されている。運転指令回路１０は
パルスＰ、を送出する他、信号切離し信号Ｓ１をスイッ
チ１１に供給するとともに反転素子１４を介してスイッ
チ１３に供給する。
タ１と２の接続点ａとコンデンサ３との間に挿入されて
いる。１２は放電用抵抗、１３は短絡用スイッチである
。この短絡用スイッチ１３はパルストランス３の入力巻
線４Ｐの両端間に挿入されている。運転指令回路１０は
パルスＰ、を送出する他、信号切離し信号Ｓ１をスイッ
チ１１に供給するとともに反転素子１４を介してスイッ
チ１３に供給する。
次に、この実施例の動作を第２図の波形タイムチャート
を参照して説明する。第２図はパルストランス４の出力
Ｖｐの波形を示す。
を参照して説明する。第２図はパルストランス４の出力
Ｖｐの波形を示す。
時刻ｔ１で、運転指令回路１０にＯＦＦ指令が与えられ
ると、運転指令回路１０はパルスＰ、の負パルスを所定
時間（Δｔ）だけトランジスタ１と２に与える。これに
より、トランジスタ２が以後Δを時間だけＯＮ状態にあ
るので、コンデンサ３が図示極性に充分に充電される。
ると、運転指令回路１０はパルスＰ、の負パルスを所定
時間（Δｔ）だけトランジスタ１と２に与える。これに
より、トランジスタ２が以後Δを時間だけＯＮ状態にあ
るので、コンデンサ３が図示極性に充分に充電される。
Δを時間が経過すると、信号切離し指令ＳＩがスイッチ
１１に供給されてスイッチ１１が開路しく時刻ｔｚ）、
同時に信号切離し指令Ｓ１を反転素子１４で反転した信
号がスイッチ１３に与えられて、スイッチ１３が閉路す
る。
１１に供給されてスイッチ１１が開路しく時刻ｔｚ）、
同時に信号切離し指令Ｓ１を反転素子１４で反転した信
号がスイッチ１３に与えられて、スイッチ１３が閉路す
る。
これによりコンデンサ３は放電用抵抗１２の抵抗値Ｒと
コンデンサ３の容量Ｃで決まる時定数で放電し、出力巻
線４Ｓの電位は０電位に落ち着く。
コンデンサ３の容量Ｃで決まる時定数で放電し、出力巻
線４Ｓの電位は０電位に落ち着く。
再起動する場合、運転指令回路１０にＯＮ指令を与えて
パルスＰ１をトランジスタ１と２に供給させるとともに
信号切離し指令Ｓ、を消滅させて、スイッチ１１を投入
し、スイッチ１３を開路する。
パルスＰ１をトランジスタ１と２に供給させるとともに
信号切離し指令Ｓ、を消滅させて、スイッチ１１を投入
し、スイッチ１３を開路する。
このように、本実施例では、駆動回路の動作を停止させ
る場合に、所定時間ΔＬだけ、負のパルスをトランジス
タ１と２に与えて、確実にオフ動作をさせた後、パルス
トランス４の蓄積エネルギーをスイッチ１３のオン抵抗
で、コンデンサ３に充分に放出させ、コンデンサ３に蓄
積されたエネルギーを放電用抵抗１２で消費させるので
、該駆動回路を再起動した場合には、パルストランス４
は起動当初から正負波高値の等しい正常パルスを送出す
ることになる。
る場合に、所定時間ΔＬだけ、負のパルスをトランジス
タ１と２に与えて、確実にオフ動作をさせた後、パルス
トランス４の蓄積エネルギーをスイッチ１３のオン抵抗
で、コンデンサ３に充分に放出させ、コンデンサ３に蓄
積されたエネルギーを放電用抵抗１２で消費させるので
、該駆動回路を再起動した場合には、パルストランス４
は起動当初から正負波高値の等しい正常パルスを送出す
ることになる。
なお、上記実施例では、トランジスタ１と２からなる制
御回路がスイッチ１１により完全に切離されるが、スイ
ッチ１１は制御回路が送出する負パルスを切離せば充分
であるので、スイッチ１１として、第１図（ａ）に示す
構成のスイッチとしてもよい。
御回路がスイッチ１１により完全に切離されるが、スイ
ッチ１１は制御回路が送出する負パルスを切離せば充分
であるので、スイッチ１１として、第１図（ａ）に示す
構成のスイッチとしてもよい。
第１図（ａ）において、１５はダイオード、１６はＦＥ
Ｔトランジスタであって、ダイオード１５は正パルスに
対して順方向である。ＦＥＴ）ランジスタ１６は負パル
スに対して順方向であり、信号切離し信号Ｓｌを受ける
と、ＯＦＦする。
Ｔトランジスタであって、ダイオード１５は正パルスに
対して順方向である。ＦＥＴ）ランジスタ１６は負パル
スに対して順方向であり、信号切離し信号Ｓｌを受ける
と、ＯＦＦする。
また、上記実施例では、スイッチ１１の動作遅れを考慮
していないが、ＯＮ指令発生後、所定時間だけトランジ
スタ１と２に負パルスを与えておき、その後にパルスＰ
１を与えるようにして、スイッチ１１の動作遅れが起因
する第１全日のパルスＶｐに悪影響を与えないようにす
ることが好ましい。
していないが、ＯＮ指令発生後、所定時間だけトランジ
スタ１と２に負パルスを与えておき、その後にパルスＰ
１を与えるようにして、スイッチ１１の動作遅れが起因
する第１全日のパルスＶｐに悪影響を与えないようにす
ることが好ましい。
上記実施例では、スイッチ１３を閉路することにより放
電回路を形成してコンデンサ３の電荷を放電させている
が、コンデンサ３と放電用抵抗１２のＣＲ定数をＶｐが
Ｅ１未満となる値に選定し、第１図に破線で示すように
、パルストランス４の２次側４Ｓに、ツェナー電位がＥ
、であるツェナーダイトート１６を挿入し、スイッチ１
３を省く構成としてもよい。
電回路を形成してコンデンサ３の電荷を放電させている
が、コンデンサ３と放電用抵抗１２のＣＲ定数をＶｐが
Ｅ１未満となる値に選定し、第１図に破線で示すように
、パルストランス４の２次側４Ｓに、ツェナー電位がＥ
、であるツェナーダイトート１６を挿入し、スイッチ１
３を省く構成としてもよい。
〔発明の効果］
本発明は以上説明した通り、パルストランスがその入力
回路にコンデンサを有する場合において、運転停止時、
このコンデンサの蓄積エネルギを放出させる構成とした
ので、運転開始時、コンデンサの電圧が悪影響を及ぼす
ことがなく、第１全日の出力パルスから正常なパルスを
得ることができる。
回路にコンデンサを有する場合において、運転停止時、
このコンデンサの蓄積エネルギを放出させる構成とした
ので、運転開始時、コンデンサの電圧が悪影響を及ぼす
ことがなく、第１全日の出力パルスから正常なパルスを
得ることができる。
第１図は本発明の実施例を示す回路図、第１図（ａ）は
上記実施例におけるスイッチの具体例を示す図、第２図
は上記実施例におけるパルストランスの出力波形図、第
３図は従来のパルス発生回路を示す図、第４図は上記従
来例における起動時のパルストランスの出力波形図であ
る。 ■、２−１−ランジスタ、３−コンデンサ、４パルスト
ランス、５−出力トランジスタ、１０・−・運転指令回
路、１１・−・第１のスイッチ、１２−放電用抵抗、１
３−第２のスイッチ、１５・−ダイオド、１６−−−Ｆ
Ｅ Ｔ ）ランジスタ、１７−ツニナダイオード。
上記実施例におけるスイッチの具体例を示す図、第２図
は上記実施例におけるパルストランスの出力波形図、第
３図は従来のパルス発生回路を示す図、第４図は上記従
来例における起動時のパルストランスの出力波形図であ
る。 ■、２−１−ランジスタ、３−コンデンサ、４パルスト
ランス、５−出力トランジスタ、１０・−・運転指令回
路、１１・−・第１のスイッチ、１２−放電用抵抗、１
３−第２のスイッチ、１５・−ダイオド、１６−−−Ｆ
Ｅ Ｔ ）ランジスタ、１７−ツニナダイオード。
Claims (3)
- （１）正負パルスを送出する制御回路、この制御回路の
出力をコンデンサを介して印加されるパルストランス、
このパルストランスの出力パルスによりＯＮ／ＯＦＦさ
れるトランジスタを有するパルス発生回路において、上
記制御回路と上記コンデンサとの間に挿入された第１の
スイッチ、上記パルストランスの１次側端子間に挿入さ
れた短絡用の第２のスイッチと放電抵抗からなるコンデ
ンサ放電回路とを設け、運転停止時、上記制御回路に上
記負パルスを所定時間供給したのち上記第１のスイッチ
を開路するとともに上記短絡用スイッチを閉路すること
を特徴とするパルス発生回路の駆動方法。 - （２）第１のスイッチは、正パルスを通過させるダイオ
ードと負パルスを通過させるトランジスタからなり、運
転停止時、該トランジスタがＯＦＦされることを特徴と
する請求項１記載のパルス発生回路の駆動方法。 - （３）短絡用の第２のスイッチに代えて、パルストラン
スの２次側にツェナーダイオードを直列に挿入したこと
を特徴とする請求項１または２記載のパルス発生回路の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018046A JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018046A JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03224312A true JPH03224312A (ja) | 1991-10-03 |
| JP2803287B2 JP2803287B2 (ja) | 1998-09-24 |
Family
ID=11960750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018046A Expired - Fee Related JP2803287B2 (ja) | 1990-01-30 | 1990-01-30 | パルス発生回路の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803287B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4317154A1 (de) * | 1993-05-24 | 1994-12-01 | Thomson Brandt Gmbh | Schaltung zur Ansteuerung eines Schalttransistors |
-
1990
- 1990-01-30 JP JP2018046A patent/JP2803287B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4317154A1 (de) * | 1993-05-24 | 1994-12-01 | Thomson Brandt Gmbh | Schaltung zur Ansteuerung eines Schalttransistors |
| DE4317154B4 (de) * | 1993-05-24 | 2007-01-04 | Deutsche Thomson-Brandt Gmbh | Schaltung zur Ansteuerung eines Schalttransistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803287B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6042519Y2 (ja) | 積分回路 | |
| JPH0488827A (ja) | スイッチング電源装置 | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPS58119777A (ja) | 高速スイツチング型プツシユプル蓄積電荷インバ−タ回路 | |
| JPH03224312A (ja) | パルス発生回路の駆動方法 | |
| EP0531941A2 (en) | Method and driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| US4352054A (en) | Method for actuating a switching transistor operating as a setting member in a DC/DC converter | |
| JPS63272222A (ja) | プリドライブ回路 | |
| JPH0235328B2 (ja) | ||
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| US4870298A (en) | Power switch booster circuit | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPH10191558A (ja) | 高圧電源装置 | |
| JPH0545110Y2 (ja) | ||
| JPS6277825A (ja) | バツクアツプ電源装置 | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| JPS6367014A (ja) | 電界効果トランジスタのゲ−ト駆動回路 | |
| JPH0728947Y2 (ja) | 圧電素子の駆動装置 | |
| JPH09121480A (ja) | 大容量コンデンサへの定電流充電装置 | |
| SU1462457A1 (ru) | Инвертор | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JP3467925B2 (ja) | スイッチングレギュレータのｆｅｔ駆動回路 | |
| JPH0851771A (ja) | 突入電流制限回路付ｄｃ／ｄｃコンバ−タ | |
| JPH01190261A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |