JPH0322439A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、高集積でかつ高速動作が可能な半導体集積
回路装置の製造方法に関するものである。

（従来の技術） 半導体集積回路装置の用途として特に高速動作性を必要
とする分野では、一般にＥＣＬ／ＣＭＬ系のハイボーラ
型半導体集積回路装置が用いられている。ＥＣＬ／ＣＭ
Ｌ系回路装置において、消費電力，論理振幅を一定とし
た場合、回路装置を構威する素子や配線の寄生容量およ
びトランジスタのベース抵抗ならびに利得帯域幅積によ
って動作速度が決定される。このうち、寄生容量の低減
には、特に動作速度への寄与が大きいトランジスタのベ
ース・コレクタ間の接合容量を低減することが必要であ
り、このためには、多結晶シリコンを用いてベース電極
を素子領域の外部に引き出し、ベース面積を縮小するこ
とが有効である。また、多結晶シリコン抵抗および金属
配線を厚い分離酸化膜上に形成して、これらの寄生容量
を低減する方法が一般に採用されている。

一方、ベース抵抗の低減には、不活性ヘース層を低抵抗
化して可能な限り工くツタに近接させると共に、エミッ
タを細くしてエミッタ直下の活性ベース層の抵抗を減少
させることが必要である。

又、利得帯域幅積の向上には、エミッタおよびベース接
合を浅接合化すると共にコレクタ領域のエビタキシャル
層を薄くすることが有効である。

これら事項を実現することを目的とした従来技術として
、本発明者が先に提案したダブルボリシリコン構造を用
いたバイポーラトランジスタの製造方法を第２図を用い
て説明する。

先ず、第２図（Ａ）に示すように、Ｐ一型半導体基板２
０１にＮ゛型埋込み拡散層２０２を形成したのち、エビ
タキシャル技術によって半導体基板上にＮ−　型エビタ
キシャル層２０３を形成し、このＮ一型エピタキシャル
Ｎ２０３表面に熱酸化を行い、２００〜５００人厚のパ
ッド酸化膜２０４を形成する。そして、その上に、約２
０００人厚の第１シリコン窒化膜２０５、約３０００人
厚の第１多結晶シリコン膜２０６および約２０００人厚
の第２シリコン窒化膜２０７を連続して形或する。

次に、公知のホトリソグラフイ技術を用いて第２シリコ
ン窒化膜２０７上に図示しないレジストパターンを形成
し、それをマスクとして第２シリコン窒化膜２０７．第
１多結晶シリコン膜２０６第１シリコン窒化膜２０５及
びパッド酸化膜２０４を連続してエッチングしたのち、
第２．第１シリコン窒化膜２０７，２０５及びパッド酸
化膜２０４をマスクとしてＮ−型エピタキシャル層２０
３を選択エッチングして、第２図（Ｂ）に示すように、
後の素子分離酸化膜を形成すべき位置に溝２０８を形成
する。この時、溝２０８は一部パッド酸化膜２０４の下
にアンダーエッチングされ、同時に第１多結晶シリコン
膜２０６もサイドエッチされることになる。即ち、溝２
０８の側面上端部と第１多結晶シリコン膜２０６の側面
部の位置が同等となる。また、この溝形或により、Ｎ一
型エピタキシャル層２０３には、図示の第１の島領域２
０３ａと、図示されない第２の島領域が形成される。

その後、この様な半導体基板を熱酸化して、溝２０８部
分にシリコン酸化膜層からなる厚い素子分離酸化膜２１
０を第２図（ｃ）に示すように形或する。この時、同時
に第１多結晶シリコン膜２０６も酸化され多結晶シリコ
ン酸化膜２０９が形成される。

次に、第２図（Ｄ）に示すように、リン酸のような窒化
膜を選択的に溶解する溶液に浸すことにより第２シリコ
ン窒化膜２０７を取り除いたのち、フッ酸系溶液を用い
て多結晶シリコン酸化Ｉｉ４２０９を取り除く。

次に、図示しないが、第２の島領域上の第１多結晶シリ
コン膜２０６と第１シリコン窒化膜２０５をホトリソグ
ラフィ技術を用いドライエッチングにより取り除いた後
、引きつづきレジストをマスクにして燐をＩＱ”ｃｍ−
”程度、第２の島領域にイオン注入する。その後レジス
トを除去して熱処理を行うことにより、第２の島Ｓａ域
を、Ｎ＋型埋込み拡散層２０２に達するコレクタ抵抗低
減用拡散領域とする。

次に、第２図（Ｅ）に示すように、第１の島領域２０３
ａ上の第１多結晶シリコン膜２０６をマスクにして異方
性エッチングを行って、前記第１多結晶シリコン膜２０
６に覆われていない領域の第１シリコン窒化膜２０５を
除去する。続いて酸化膜の異方性エッチングを行って、
同図のように第１の島領域２０３ａの側端部の表面を露
出させる。

この時、酸化膜のエッチング量によって、第１の島領域
２０３ａの表面の露出量が決定される。この露出量が、
後に形成される不活性ベースの寸法となる。

次に、第２図（Ｆ）に示すように全面に３０００〜５０
００人厚の第２多結晶シリコン膜２１１を形成する。続
いて、ホトリソグラフィ技術を用いて、第１の島領域２
０３ａ上の凸部を取り囲むように平坦化用のレジストパ
ターン２１８を形成する。続いて再度レジストを塗布し
、レジスト表面を平坦化した後、レジストと多結晶シリ
コンのエッチング速度が等しくなるような条件で、レジ
ストおよび第２，第１多結晶シリコン膜２１１，２０６
を、第１シリコン窒化膜２０５の表面が露出するまでエ
ッチングする。その後、残存レジストを除去する。この
工程により、第２図（Ｇ）に示すように第１多結晶シリ
コン膜２０６はすべて除去され、かつ第２多結晶シリコ
ン膜２１１は、第１の島領域２０３ａの側端部表面に接
して第１シリコン窒化膜２０５を除く表面上に残るよう
になる。

次に、第２多結晶シリコン膜２１１表面を薄く酸化した
後、全面に硼素を１〜５　Ｘ　１　０　１ｓｃｍ−”程
度イオン注入し、その後、ホトリソグラフィ・技術を用
いてベース引出し電極領域確定のため、不必要な第２多
結晶シリコン膜２４１を取り除く。

次に、９００゜Ｃ〜９５０゜Ｃで熱処理を行うことによ
り、第２図（旧に示すように、第２多結晶シリコン膜２
１１からの硼素の拡散で第１の島領域２０３ａの側端部
内に不活性ベース領域２１３を形成し、同時に第２多結
晶シリコン膜２１１の表面を酸化してｌ５００〜２００
０入厚の多結晶シリコン酸化Ｗｉ４２１２を形成する。

次に、リン酸のような窒化膜を選択的に溶解する溶液に
浸すことにより、第１シリコン窒化膜２０５を取り除く
。その後、第２図（１）に示すように全面にＣＶＤ酸化
膜２１４（ｃＶＤ酸化膜の代わりにシリコン窒化膜や、
スパッタ法により酸化膜、を形成してもよい）を形成す
る。

次に、異方性エッチングを行い、ＣＶＤ酸化膜２１４の
エッチバックを行うことにより、第２図（Ｊ）に示すよ
うに、前記第１シリコン窒化膜除去部分の第２多結晶シ
リコン膜２１１端部および多結晶シリコン酸化膜２１２
端部に、残存ＣＶＤ酸化膜２１４のサイドウォール２１
４ａを形成する。

その後、該サイドウォール２１４ａで狭められた前記第
１シリコン窒化膜除去部分を通して、硼素を１　〜５　
Ｘ　１　０　ｌ″ａｍ−”程度、第１の島Ｈ’ｌ４２０
３ａにイオン注入した後、９００゜Ｃ程度の熱処理を行
うことにより、活性ベース領域２１５を前記第１の島領
域２０３ａ内に形成する。

次に、異方性エッチングを行い、露出パッド酸化膜２０
４を取り除いたのち、第３多結晶シリコン膜２１６を全
面に形成する。そして、この第３多結晶シリコン膜２１
６の表面を図示しないが薄く酸化した後、この第３多結
晶シリコン膜２１６に砒素をｌ０１６ｃＩＩ１−２程度
イオン往入ずる。その後１０ ホトリソグラフィ技術を用いて第３多結晶シリコン膜２
１６をエッチングして、第２図（Ｋ）に示すように第１
の島領域２０３ａ上とその周辺ｖｉ域に工ξツタ電極と
して、また図示しないコレクタ抵抗低減用拡散領域上に
コレクタ電極として第３多結晶シリコン膜２１６を残し
た後、熱処理により第３多結晶シリコン膜２１６から砒
素を拡散させることにより、前記活性ベース領域２１５
内に工逅ツタ領域２１７を形成する。以上で素子が完戒
する。

以上のような方法によれば、分離領域．ベース領域及び
工ξツタ領域の形或が全て自己整合化されているため、
各領域の位置を確定するためのホトリソグラフィ工程が
不要となり、同工程でのマスク合わせ余裕を確保する必
要がなくなり、その結果、ベース面積及びトランジスタ
専有面積を大幅に削減することが可能となり、ｃＴｃ（
コレクタ容量），ＣｔＳ（コレクタ・基板間容量）の低
減による高速化に大きな効果がある。

（発明が解決しようとする課題） ｌ１ しかしながら、上記のような先に提案した製造方法では
、第２図（ｃ）に示す多結晶シリコン酸化膜２０９を除
去する際、素子分離酸化膜２１０の一部も同時にエッチ
ングされるため、第２図（０）に示すように素子分離酸
化膜２１０に大きな窪みを発生させるという問題点があ
った。更に上記方法では、素子分離酸化膜２１０の形成
時に、素子分離酸化膜の端部において酸化膜の盛りあが
り、いわゆるバーズヘッドが発生し、前記大きな窪みの
発生と重なって厳しい段差が形成されるという問題点が
あった。この大きな段差の発生は、金属電極配線層や多
層配線において横切る他の配線層の断線不良や、断線ま
で至らない場合でも段差部での局部的な膜厚減少による
配線信頼性の低下を引き起こすものであり、前記技術に
より実現するトランジスタに性能低下と設計的制約事項
を与える問題点であった。

この発明は、以上述べた素子分離酸化膜に大きな段差が
発生するという問題点を解決し、高性能．高信頼性の半
導体集積回路装置を実現することがｌ２ できる半導体集積回路装置の製造方法を提供することを
目的とする。

（課題を解決するための手段） この発明では、素子分離酸化膜の形成の前に、半導体基
体に形成した溝の側壁部、および半導体基体島領域上の
第１の多結晶半導体層の側面に第３の耐酸化性膜を形成
する。

（作　用） この発明においては、上記第３の耐酸化性膜を形成した
状態で酸化工程を実施し、素子分離酸化膜を形成するが
、この時、溝の側壁部に前記第３の耐酸化性膜が形成さ
れていることにより、バーズヘッドの発生が回避される
。また、第１の多結晶半導体層の側面に同じく第３の耐
酸化性膜が形成されているので、この第１の多結晶半導
体層部分での多結晶半導体酸化膜の形成が防止され、し
たがって、この多結晶半導体酸化膜の除去工程が省略さ
れ、素子分離酸化膜を同時に一部エッチングしてしまう
ということがなくなる。

（実施例） 以下、この発明の一実施例について第１図を参照して説
明する。

先ず、第１図（Ａ）に示すように、Ｐ一型半導体基板１
０１にＮ゛型埋込み拡散層１０２を形成したのち、半導
体基板上にＮ一型エピタキシャル層１０３を形成し、こ
のＮ一型エピタキシャル層１０３の表面を熱酸化して第
１パッド酸化膜１０４を２００〜１０００人厚に形成し
、その上に第１シリコン窒化膜１０５を約２０００人、
第１多結晶シリコン膜１０６を約３０００人、さらにそ
の上に第２シリコン窒化膜１０７を約２０００人堆積さ
せたのち、ホトリソグラフィ技術とＲＩＢ（リアクティ
ブイオンエッチング）法により分離酸化膜を形成すべき
領域の前記第２シリコン窒化膜１０７，第１多結晶シリ
コン膜１０６および第１シリコン窒化膜１０５を順次異
方性エッチングして除去し、続いて同領域の第１パッド
酸化膜１０４をウエットエッチングして除去する。

次に、第１図（Ｂ）に示すように、前記除去部からＮ一
型エピタキシャル層１０３に、ウェットエ１９ ｌ４ ッチング方式やＣＦ．系ガスによるプラズマエッチ方式
により溝１０８を形成する。この時、溝１０８は、サイ
ドエッチングにより第１パッド酸化膜１０４の下にアン
ダーカット部を有する。また、この時、第１多結晶シリ
コン膜１０６も同しようにサイドエッチを行なわせる。

したがって、溝１０Ｂの側面上端部と第１多結晶シリコ
ン膜１０６の側面の位置が概ね同等となる。また、この
サイドエッチによって第１シリコン窒化膜１０５と第１
パッド酸化膜１０４および第２シリコン窒化膜１０７の
端部は「ひさし」となる。また、この溝形成によって、
Ｎ一型エピタキシャル層１０３には第１の島領域１０３
ａと第２の島領域１０３ｂが形成されることになる。

次に、「ひさし」下の第１パッド酸化膜１０４を除去し
たのち、第１図（ｃ）に示すように溝１０８内壁および
第１多結晶シリコン膜１０６側面を熱酸化し、それぞれ
第２パッド酸化膜１０９および第１多結晶シリコン側壁
酸化膜１１０をたとえば２００〜１０００入厚に形成し
、さらに第３シリ１５ コン窒化膜１１１をＬＰ（減圧）ＣＶＤ法またはプラズ
マＣＶＤ法を用いてたとえば５００〜２０００人全面に
堆積させる。これらのＣＶＤ法は形成膜のステップカバ
レージが大変優れ・ているため、第１図（ｃ）に示すよ
うに第１シリコン窒化膜１０５及び第２シリコン窒化膜
１０７の「ひさし」の陰になる部分まで第３シリコン窒
化膜１１１で被うことができる。

しかる後、ＲＩＥ法により、第３シリコン窒化膜１１１
の異方性エッチングを行う。エッチングは第３シリコン
窒化膜１１１のエッチングが終了した時点、すなわち第
１図（Ｄ）に示すように、溝１０Ｂの底面のみ第２パッ
ド酸化膜１０９が露出した時点でストップさせる。

この時点で同じく第１図（Ｄ）に示すように第１多結晶
シリコン膜１０６上には第２シリコン窒化膜１０７が残
り、また、溝１０Ｂの側面には第３シリコン窒化膜１１
１が残ることになる。さらに第１多結晶シリコン膜１０
６の側面にも第３シリコン窒化膜１１１が残る。このよ
うな第３シリコｌ６ ン窒化膜１１１の選択エッチングは、第１および第２シ
リコン窒化膜１０５，１０７の「ひさし」部分をマスク
として、高集積化の妨げとなるマスク合わせ工程を用い
ずに、セルファラインで行うことができる。

その後、第１シリコン窒化膜ｌ０５，第２シリコン窒化
膜１０７および第３シリコン窒化膜１１１をマスクとし
て酸化処理を行い、第１図（Ｅ）に示すように溝部に分
離酸化膜１１２を形成する。この時、酸化膜は、第３シ
リコン窒化膜１１１の下側へ戒長してゆく。そして、第
３シリコン窒化膜１１１は上方へ持ち上げられ、同時に
酸化膜断面形状は垂直に近い形状となる。したがって、
本来の第１，第２の島領域１０３ａ，１０３ｂには、バ
ーズビークのような酸化膜の侵入はなく、バーズヘッド
のような段差も形成されない。また、第１多結晶シリコ
ン膜１０６の側面にも第３シリコン窒化膜１１１が形成
されているため、第１多結晶シリコン膜１０６は酸化さ
れない。それゆえに、第１．第２の島領域１０３ａ，１
０３ｂの側端部と第１多結晶シリコン膜１０６側面の位
置は分離酸化膜１１２形成の熱酸化処理の影響を受けず
変化しない。

次に、第１図（Ｆ）に示すように、ディープコレクタ領
域となる第２の島領域１０３ｂ上の第３シリ、コン窒化
膜１１１，第２シリコン窒化膜１ｏ７．第１多結晶シリ
コン膜ｌ０６，第１多結晶シリコン側壁酸化膜１１０お
よび第１シリコン窒化膜１０５を写真食割によって全て
除去する。

続いて、第２の島領域１０３ｂ中に燐をイオン注入して
、熱処理を行うことにより、第１図（Ｇ）に示すように
、第２の島領域１０３ｂを、Ｎ″″型埋込み拡散層１０
２に達するコレクタ抵抗低減用ディープコレクタ領域１
１３とするとともに、その表面に熱酸化により第１パッ
ド酸化膜１０４よりも厚いディープコレクタ酸化膜１１
４を得る。

次に、前記第１図（Ｇ）に示すように、第１の島領域１
０３ａ上の第３シリコン窒化膜１１１および第２シリコ
ン窒化膜１０７のすべてと、第１多結晶シリコン側壁酸
化膜１１０ならびに第１多結１７ １８ 晶シリコン膜１０６で覆われていない部分の第１シリコ
ン窒化膜１０５を除去し、第１の島領域１０３ａ上に、
第１シリコン窒化ｌｌ１０５および第１多結晶シリコン
膜１０６からなる島状パターンを形成する。

次に、第１図（Ｈ）に示すように、第１の島領域１０３
ａ上の前記島状パターンをマスクとして、該島状パター
ンで覆われていない部分の第１パッド酸化膜１０４およ
び分離酸化膜１１２の終端部の酸化膜を異方性エッチン
グし、第１の島領域１０３ａの側端部を露出させる。

続いて、第１図（１）に示すように全面に第２多結晶シ
リコン膜１１５をたとえば２０００〜５０００人堆積し
たのち、同図に示すように、写真食剣法により島領域１
０３ａ上の凸部を取り囲むように平坦化用のレジストパ
ターン１１６を形成する。続いて再度レジストを塗布し
、レジスト表面を平坦化した後、レジストと多結晶シリ
コンのエッチング速度が等しくなるような条件で、島領
域１０３ａの凸部の第２多結晶シリコン膜１１５および
第１ｌ９ 多結晶シリコン膜１０６を異方性エッチングにより第１
シリコン窒化膜１０５が露出するまでエッチングを行い
、その後残存レジストを除去する。

この工程により、第１図（Ｊ）に示すように第１多結晶
シリコン膜１０６はすべて除去され、かつ第２多結晶シ
リコン膜１１５は、第１の島領域１０３ａ上の側端部表
面に接して該第１の島領域１０３ａから延存するように
残ることになる。

次に、第２多結晶シリコン膜１１５の表面を薄く酸化し
たのち、この第２多結晶シリコン膜１１５に対して硼素
をたとえばＩ〜５　Ｘ　１　０　”ｃｍ−”のドズ量で
イオン注入する。続いて、第１図（κ〉に示すように、
写真食刻によりベース引出し電極領域以外の第２多結晶
シリコン膜１１５を除去する。

次に熱処理を行い、第１図（Ｌ）に示すように第１の島
領域１０３ａ中に、第２多結晶シリコン膜１１５からの
硼素の拡散により不活性ベース領域１１７を形成すると
ともに、熱酸化を行い、第２多結晶シリコン膜１１５の
表面に多結晶シリコン酸化膜１１Ｂを形成する。

２０ 次に、第Ｉの島領域１０３ａ上の第１シリコン窒化膜１
０５をすべて除去したのち、第１図（Ｍ）に示すように
全面にＬＰＣＶＤ法によりＣＶＤ酸化ＩＩ！１１９を堆
積させる。

次に、第１図（Ｎ）に示すように、ＲＩＥ法によりＣＶ
Ｄ酸化膜１１９のエッチバックを行い、第２多結晶シリ
コン膜１１５および多結晶シリコン酸化膜１１８の側面
にＣＶＤ酸化膜１１９のサイドウォール１１９ａを形成
する。このサイドウオール１１９ａにより、第１の島領
域１０３ａ上の前記第１シリコン窒化膜１０５を除去し
た部分においては、該除去による開口部が狭められる。

そして、その狭められた開口部と第１パッド酸化膜１０
４を通して第１の島領域１０３ａ中に硼素を０．５〜１
×ｌＯ１４ｃＩＩＩ−ｚ程度イオン注入し、９００〜９
　５　０　’Ｃの温度でアニールを行うことにより、同
第１図（Ｎ）に示すように、活性ベース領域１２０を前
記不活性ベース領域１１７に延在するように第１の島領
域１０３ａ中に形成する。

次に、活性ベース領域１２０上の第１パッド酸化１１１
１０４およびディーブコレクタ酸化膜１１４を除去した
のち、第１図（０）に示すように全面に第３多結晶シリ
コン膜１２１をたとえば３０００〜５０００人堆積させ
る。

続いて、第３多結晶シリコン膜１２１の表面を２００人
程度酸化したのち、この第３多結晶シリコン膜１２１に
砒素をｌ　Ｑ　ｌ　６　ｃｒｔｒ　−　ｔ程度イオン注
入する。その後、写真食刻により第３多結晶シリコン膜
１２１をエッチングして、第１図（Ｐ）　に示すように
該第３多結晶シリコン膜１２１をコレクタ電極としてデ
ィープコレクタ領域１１３上に残し、かつ工くツタ電極
として第１の島領域１０３ａ上の前記第１シリコン窒化
膜除去部分およびその周辺部分に残す。その後、熱処理
を行うことにより、第１の島領域１０３ａ上の残存第３
多結晶シリコンｌＩＩｌ２１からの砒素の拡散により同
第１図（Ｐ）に示すように工ξツタ領域１２２を活性ベ
ース領域１２０中に形成する。以上で素子が完威する。

（発明の効果） 以上詳細に説明したように、この発明の製造方法によれ
ば、素子分離酸化膜の形成前に、半導体基体に形成した
溝の側壁部、および半導体基体島領域上の第１の多結晶
半導体層の側面に第３の耐酸化性膜を形成し、素子分離
酸化膜形成時の多結晶半導体酸化膜とバーズヘッドの形
成を回避できるようにしたので、先に提案した方法での
素子分離酸化股上の大きな段差の形或を阻止することが
できる。その結果、金属電極配線層や多層配線の形成に
おいても断線不良や局部的な膜厚滅少による配線信頼性
の低下を招くことはなく、高歩留りで高信頼性・高性能
な半導体集積回路装置を得ることができる。

更にこの発明によれば、素子分離酸化膜形成時のパター
ン変換差は、半導体基体の溝形或時のエッチング量のみ
で決定されるため、バーズビークが形成される先に提案
した方法に比較して著しく低減され、分Ｈ領域の縮小に
よる高集積化へも大きな効果が期待できる。

【図面の簡単な説明】

第１図はこの発明の半導体集積回路装置の製造方法の一
実施例を示す工程断面図、第２図は本発明者が先に提案
した製造方法を示す工程断面図である。 １０１・・・Ｐ一型半導体基板、１０３・・・Ｎ一型エ
ピタキシャル層、ｌ０３ａ・・・第１の島領域、１０５
・・・第１シリコン窒化膜、１０６・・・第１多結晶シ
リコン膜、１０７・・・第２シリコン窒化膜、１０Ｂ・
・・溝、１１１・・・第３シリコン窒化膜、１１２・・
・分離酸化膜、１１５・・・第２多結晶シリコン膜、１
１７・・・不活性ヘース領域、ｌｌ８・・・多結晶シリ
コン酸化膜、１１９・・・ＣＶＤ酸化膜、１１９ａ・・
・サイドウォール、１２０・・・活性ベース領域、１２
１・・・第３多結晶シリコン膜、１２２・・・エミッタ
領域。

Claims (2)

【特許請求の範囲】
1. （１）（ａ）半導体基体表面の選択された領域に第１の
   耐酸化性膜、第１の多結晶半導体層および第２の耐酸化
   性膜からなる３層膜を形成する工程と、（ｂ）前記半導
   体基体の露出部に、前記第１の耐酸化性膜の下にアンダ
   ーカットを有する溝を形成するとともに、前記第１の多
   結晶半導体層をサイドエッチングし、第１の多結晶半導
   体層側面を後退させる工程と、 （ｃ）前記溝の側壁部および前記第１の多結晶半導体層
   の側面に選択的に第３の耐酸化性膜を形成する工程と、 （ｄ）前記第１ないし第３の耐酸化性膜をマスクとして
   前記半導体基体を選択的に酸化することにより、前記溝
   部に素子分離酸化膜を形成する工程と、 （ｅ）前記第２および第３の耐酸化性膜の全体と、前記
   第１の多結晶半導体層で被覆されていない部分の前記第
   １の耐酸化性膜を除去する工程と、（ｆ）前記素子分離
   酸化膜で囲まれた前記半導体基体の島領域部の上の前記
   第１の多結晶半導体層および第１の耐酸化性膜をマスク
   として、前記島領域の一部が露出するまで前記素子分離
   酸化膜をエッチングする工程とを具備してなる半導体集
   積回路装置の製造方法。
2. （２）請求項（１）記載の半導体集積回路装置の製造方
   法に加えて、 （ａ）第２の多結晶半導体層を前記島領域の露出部分に
   接して該島領域から延在するように形成し、かつ島領域
   上の前記第１の多結晶半導体層を除去する工程と、 （ｂ）前記第２の多結晶半導体層に第２導電型の不純物
   を導入し、この第２の多結晶半導体層からの前記第２導
   電型不純物の拡散により、第１導電型の前記島領域の一
   部に第２導電型の不活性ベース領域を形成するとともに
   、第２の多結晶半導体層表面に第１の絶縁膜を形成する
   工程と、 （ｃ）前記島領域上の前記第１の耐酸化性膜を除去した
   後、この除去部分に露出した前記第２の多結晶半導体層
   端部側面およびその上の前記第１の絶縁膜端部側面に第
   ２の絶縁膜によるサイドウォールを形成する工程と、 （ｄ）そのサイドウォールで狭められた前記除去部を通
   して前記島領域に第２導電型の不純物を導入し、前記不
   活性ベース領域に延在する活性ベース領域を形成する工
   程と、 （ｅ）前記島領域上の狭められた前記除去部に第１導電
   型不純物ドープの第３の多結晶半導体層を形成し、この
   第３の多結晶半導体層からの前記第１導電型不純物の拡
   散により、第１導電型のエミッタ領域を前記第２導電型
   の活性ベース領域内に形成する工程とを具備することを
   特徴とする半導体集積回路装置の製造方法。