JPH0322463A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0322463A JPH0322463A JP15770489A JP15770489A JPH0322463A JP H0322463 A JPH0322463 A JP H0322463A JP 15770489 A JP15770489 A JP 15770489A JP 15770489 A JP15770489 A JP 15770489A JP H0322463 A JPH0322463 A JP H0322463A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- silicon film
- polycrystalline silicon
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に交差配線を有する半
導体装置に関する。
導体装置に関する。
従来の半導体装置は、第３図に示すように、シリコン基
板１の上に設けた酸化シリコン膜２の上に選択的に設け
た多結晶シリコン層からなる抵抗層３と抵抗層３の両端
に接続して設けた配線４ａ，４ｂと抵抗層３の上に設け
た酸化シリコン１１！５を介して抵抗層３と交差する配
線８を有して構成される。ここで、第４図に示すように
、酸化シリコン膜５を介して抵抗層３と配線８でコンデ
ンサＣが構成される。
板１の上に設けた酸化シリコン膜２の上に選択的に設け
た多結晶シリコン層からなる抵抗層３と抵抗層３の両端
に接続して設けた配線４ａ，４ｂと抵抗層３の上に設け
た酸化シリコン１１！５を介して抵抗層３と交差する配
線８を有して構成される。ここで、第４図に示すように
、酸化シリコン膜５を介して抵抗層３と配線８でコンデ
ンサＣが構成される。
上述した従来の半導体装置は、酸化膜を誘電体とし、多
結晶シリコン層によって形或された抵抗層と配線を両極
とするコンデンサを形戒するため、両者間において干渉
が生じる。すなわち、抵抗層と配線間の結合により誘起
された信号が抵抗層及び配線に接続された回路に作用し
て誤動作を引き起こすという欠点がある。
結晶シリコン層によって形或された抵抗層と配線を両極
とするコンデンサを形戒するため、両者間において干渉
が生じる。すなわち、抵抗層と配線間の結合により誘起
された信号が抵抗層及び配線に接続された回路に作用し
て誤動作を引き起こすという欠点がある。
本発明の半導体装置は、多結晶シリコンによって形威さ
れた抵抗あるいはＭＯＳ｝ランジスタのゲートあるいは
配線と金属配線が交差する領域にこれらの間に、両者に
対して酸化膜によって絶縁され、かつ集積回路上におけ
る電源又は接地線に接続された導体層を有する。
れた抵抗あるいはＭＯＳ｝ランジスタのゲートあるいは
配線と金属配線が交差する領域にこれらの間に、両者に
対して酸化膜によって絶縁され、かつ集積回路上におけ
る電源又は接地線に接続された導体層を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。
第１図に示すように、シリコン基板１の上に設けた酸化
シリコン膜２の上に選択的に設けた多結晶シリコン層か
らなる抵抗層３と、抵抗層３の両端に接続して設けた配
線４ａ及び配線４ｂと、抵抗層３の表面に設けて抵抗層
３を被覆する酸化シリコン膜５と、酸化シリコン膜５の
上に設けた多結晶シリコン層６と、多結晶シリコン層６
の表面に設けて多結晶シリコン層６を被覆する酸化シリ
コン膜７と、酸化シリコン膜７の上に設けて抵抗層３と
交差され配線８と、酸化シリコン膜７に設けた開口部の
多結晶シリコン層６と接続して設けた配線９を有して半
導体装置を構成する。
シリコン膜２の上に選択的に設けた多結晶シリコン層か
らなる抵抗層３と、抵抗層３の両端に接続して設けた配
線４ａ及び配線４ｂと、抵抗層３の表面に設けて抵抗層
３を被覆する酸化シリコン膜５と、酸化シリコン膜５の
上に設けた多結晶シリコン層６と、多結晶シリコン層６
の表面に設けて多結晶シリコン層６を被覆する酸化シリ
コン膜７と、酸化シリコン膜７の上に設けて抵抗層３と
交差され配線８と、酸化シリコン膜７に設けた開口部の
多結晶シリコン層６と接続して設けた配線９を有して半
導体装置を構成する。
第２図は、第１図の実施例の等価回路図である。酸化シ
リコン膜５を介して抵抗層３及び多結晶シリコン層６で
形成されるコンデンサＣ，、酸化シリコン膜７を介して
多結晶シリコン層６及び配線８で形成されるコンデンサ
Ｃ２が配線９により電源又は接地線に接続されて高周波
信号が接地され、抵抗層３と配線８との相互間漏洩信号
を防止する。
リコン膜５を介して抵抗層３及び多結晶シリコン層６で
形成されるコンデンサＣ，、酸化シリコン膜７を介して
多結晶シリコン層６及び配線８で形成されるコンデンサ
Ｃ２が配線９により電源又は接地線に接続されて高周波
信号が接地され、抵抗層３と配線８との相互間漏洩信号
を防止する。
なお、ここで、抵抗層の場合だけでな＜ＭＯＳトランジ
スタのゲート電極の場合でも同様の効果がある。
スタのゲート電極の場合でも同様の効果がある。
以上説明したように本発明は、多結晶シリコン層により
形成された抵抗あるいはＭＯＳトランジスタのゲートと
金属配線が交差する場合、これらの間に酸化膜によって
絶縁され、かつ集積回路上における低インピーダンスで
ある電源の最高あるいは最低電位でバイアスされた別の
多結晶シリコン層を形成したことにより、多結晶シリコ
ン層により形成された抵抗と金属配線相互の干渉を前記
多結晶シリコン層でシールドした状態となり、多結晶シ
リコン層により形成された抵抗あるいはＭＯＳ｝ランジ
スタあるいは配線と金属配線の交差によって不用な信号
が発生し、回路動作に影響を及ぼすことを防ぐ。
形成された抵抗あるいはＭＯＳトランジスタのゲートと
金属配線が交差する場合、これらの間に酸化膜によって
絶縁され、かつ集積回路上における低インピーダンスで
ある電源の最高あるいは最低電位でバイアスされた別の
多結晶シリコン層を形成したことにより、多結晶シリコ
ン層により形成された抵抗と金属配線相互の干渉を前記
多結晶シリコン層でシールドした状態となり、多結晶シ
リコン層により形成された抵抗あるいはＭＯＳ｝ランジ
スタあるいは配線と金属配線の交差によって不用な信号
が発生し、回路動作に影響を及ぼすことを防ぐ。
第１図は、本発明の一実施例の断面図、第２図は第１図
の実施例の等価回路図、第３図は従来の半導体装置の断
面図、第４図は第３図の半導体装置の等価回路図である
。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・抵抗層、４ａ，４ｂ・・・配線、５・・・酸化シリ
コン膜、６・・・多結晶シリコン層、７・・・酸化シリ
コン膜、８，９・・・配線、Ｃ，Ｃ，，Ｃ２・・・コン
デンサ。
の実施例の等価回路図、第３図は従来の半導体装置の断
面図、第４図は第３図の半導体装置の等価回路図である
。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・抵抗層、４ａ，４ｂ・・・配線、５・・・酸化シリ
コン膜、６・・・多結晶シリコン層、７・・・酸化シリ
コン膜、８，９・・・配線、Ｃ，Ｃ，，Ｃ２・・・コン
デンサ。
Claims (1)
- 半導体基板上に設けた絶縁膜上に設けた抵抗層又はゲー
ト電極と交差する配線を有する半導体装置において、前
記抵抗層又はゲート電極と前記配線との交差領域の相互
間に互に絶縁膜を介して設け且つ電源又は接地線に接続
された導体層を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15770489A JPH0322463A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15770489A JPH0322463A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322463A true JPH0322463A (ja) | 1991-01-30 |
Family
ID=15655551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15770489A Pending JPH0322463A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322463A (ja) |
-
1989
- 1989-06-19 JP JP15770489A patent/JPH0322463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JPS5994849A (ja) | 半導体集積回路装置 | |
| JPH0365016B2 (ja) | ||
| JPH08288512A (ja) | 電界効果により制御可能の半導体デバイス | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| JPH0547943A (ja) | 半導体集積装置 | |
| JPH0322463A (ja) | 半導体装置 | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPS61263254A (ja) | 入力保護装置 | |
| JPS58206150A (ja) | 集積キヤパシタを有するモノリシツク集積回路 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH0362555A (ja) | 半導体装置 | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| JPH0465860A (ja) | 半導体集積回路装置 | |
| JPH06310662A (ja) | 半導体装置 | |
| JP3282234B2 (ja) | 半導体装置 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08102520A (ja) | 半導体集積回路装置 | |
| JPS60261169A (ja) | 集積回路装置 | |
| JPH04349649A (ja) | 集積回路 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JPS63133652A (ja) | 容量性結合による電気的干渉を抑制する構造及び方法 | |
| JPH02148845A (ja) | 半導体装置 | |
| JPS61119061A (ja) | 半導体集積回路装置 | |
| JPS59154056A (ja) | 半導体装置 |