JPH03225924A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置に関し、特にオーディオパワーＩＣ
等に使用されるパワートランジスタに関するものである
。

（ロ）従来の技術 一般に前述の如きパワートランジスタに関する− 技術は、例えば特開昭６１−２４２６４号公報（ＨＯｔ
　Ｌ　２７１０６）等に詳しく述べられている。

この公報に開示されたパワートランジスタの概略平面図
を第３図に示す。実際ではユニットとなるセルトランジ
スタが数多く並列接続されているが、ここでは２つのセ
ルトランジスタで示しである。

図に於いて、中央にある実線で示した矩形領域がＰ型の
ベース領域（１）で、両側にある実線で示した矩形領域
がＮ＋型のコレクタコンタクト領域（２）である。前記
実線で示したベース領域（１）内には、上段、中段およ
び下段の両側に凹部を有した実線で示したエミッタ領域
（３）が設けられ、このＮ型のエミッタ領域（３）は同
じ形状が２つ繰り返して設けられている。従って前述し
たセルトランジスタ（４）が上と下に２つ設けられてい
る事が判る。

このセルトランジスタ（４）のエミッタ領域（３）を見
ると、３つの領域にするために、上側に２本、下側に２
本の細長い凹部（５）が設けられている。

この３つの領域の内、両側に設けられた２つの領域がエ
ミッタ能動領域（６）であり、中央の１つはエミッタ抵
抗領域（７）である。また前記凹部によって括れている
領域は、前記３つの領域をあたかも結合しているように
見えるので、この２つの括れた領域をエミッタ結合部（
８）と称している。

従って抵抗の記号で示した様に、このエミッタ結合部（
８〉でエミッタ抵抗が制御されている。

また破線で示した領域は、電極であり、左側より順にコ
レクタ電極（９）、ベース電極（１０〉、エミッタ電極
（１１）（ここでは２層構造であり、中の小さい破線で
示した矩形領域が第１層のエミッタ電極（１１’）で、
これを囲んで大きな矩形領域が第２層のエミッタ電極（
１１〉である。）、ベース電極（１０）およびコレクタ
電極（９〉である。Ｘ印で示した領域は、コンタクト領
域であり、夫々の拡散領域とコンタクトしている。

以上の構成を等何回路で示すと、第５図の如く成り、セ
ルトランジスタが並列に接続されている。

（ハ〉発明が解決しようとする課題 以上の構成であると以下の問題が生じる。先ずエミッタ
抵抗は前記エミッタ結合部（８）で成り、上の凹部から
下の凹部までの距離によって決定している。仮にエミッ
タ抵抗値を大きくしようとすれば、このエミッタ結合部
り８）の距離を小さくすれば実現できるが、ホトエツチ
ング等の精度でこの距離にも限界がある。従ってこの構
造ではエミッタ抵抗を大きくするにも限界を生じてしま
う。

またエミッタ結合部（８）の横方向の距離を大きくすれ
ば、このエミッタ抵抗を大きくすることができるが、チ
ップサイズを大きくしてしまう問題を有している。

更には、エミッタ抵抗領域（７）に於けるコンタクト領
域（１２）とエミッタ結合部（８）との間が実際に抵抗
として働く領域であり、実質的にそれ以外の領域は死ん
でいる領域となっている。従ってこのエミッタ抵抗領域
（７）の設は方では、有効にチップを活用しておらす、
やはりチップサイズの大型化が問題となっている。

（二〉課題を解決するための手段 本発明は前述の課題に鑑みてなされ、 一導電型のベース領域（２１）内に形成された逆導電型
の第１のエミッタ領域＜２４）、および第２のエミッタ
領域（２６）と、 この第１のエミッタ領域（２４〉および第２のエミッタ
領域り２６）との間に形成された逆導電型のエミッタ抵
抗領域（２５）と、 このエミッタ抵抗領域＜２５）の中央に実質的に形成さ
れたエミッタ電極（３４）のコンタクト領域（２８）と
を備え、 前記第１のエミッタ領域（２４）、前記エミッタ抵抗領
域（２５）および前記第２のエミッタ領域（２６）はＳ
字状に一体化され、前記第１のエミッタ領域く２４）と
前記コンタクト領域（２８）間および前記コンタクト領
域〈２８）と前記第２のエミッタ領域（２６）間にエミ
ッタ抵抗を設けたトランジスタセルを複数個並列接続し
たことで解決するものである。

（ホ）作用 前述の如く、前記第１のエミッタ領域（２４）、前記エ
ミッタ抵抗領域（２５）および前記第２のエミッタ領域
（２６）をＳ字状とすれば、中央の前記エミッタ抵抗領
域（２５）は、図からも判る通り、縦方向で活用できる
ので、実質的に拡散領域全体を活用でさる。

従って従来の第３図の如く、エミッタ抵抗領域を横方向
に活用しているのと異なり、コンタクト領域の上と下の
領域を省略でき、チップ面積を小さくできる。更には拡
散領域全体がＳ字状であるので、曲げ拡散領域が生じる
。この曲げ拡散領域は、通常の直線領域よりも抵抗値が
大きいので、その分抵抗値を大きくすることができる。

従ってここでもチップサイズの縮小化が可能となる。

（へ）実施例 先ず実施例を説明する前に、図面を説明する。

本願は第５図の如く、セルトランジスタを複数個並列に
つなぐものであり、これを達成したものが第１図や第２
図である。

第１図はベース領域とエミッタ領域を拡大し、具体的実
施例に即して示したものである。一方、第２図は従来例
である第３図との比較のために示したものであり、若干
詳細な部分は省略しである。

先ず第２図を参照して全体のレイアウトを説明する。こ
こではトランジスタセルは２個であるが、実際は図の上
および下方向に更に多くトランジスタセルが並列接続さ
れている。またこの並列接続されたトランジスタセルの
縦列が何本も右や左方向に設けられている。従ってセル
はチップ内をマトリックス状に設けられている。

実線で示した３つの大きな矩形領域は、多くのトランジ
スタセルを設けるため縦方向に長く設けられ、中央の領
域がＰ型のベース領域り２１）であり、左右にある領域
がコレクタ領域となるエピタキシャル層に設けられたＮ
＋型のコレクタコンタクト領域（２２〉である。

このベース領域（２１）内には、実線で示した２つのＳ
字状のＮ型のエミッタ領域（２３）が設けられている。

両者とも同一形状の繰り返しであるので、一方だけを説
明する。このエミッタ領域は、実質的に３つの領域に分
割され、左側から第１のエミッタ領域（２４）、エミッ
タ抵抗領域（２５）および第２のエミッタ領域（２６）
が配置されている。

前記第１のエミッタ領域（２４）の下端と前記エミッタ
抵抗領域（２５）の下端が連続し、前記エミッタ抵抗領
域（２５）の上端と前記第２のエミッタ領域（２６）の
上端が連続していする。また第１のエミッタ領域（２４
〉の上端が」二のトランジスタセルと連続しており、前
記エミッタ抵抗領域（２５）の上端と前記第２のエミッ
タ領域（２６）の上端との連続部が上のトランジスタセ
ルと連続している。更には前記第１のエミッタ抵抗領域
（２４）の下端と前記エミッタ抵抗領域（２５〉の下端
との連続部が下のトランジスタセルと連続し、前記第２
のエミッタ領域（２６）の下端が下のトランジスタセル
と連続している。

またこのＳ字状のエミッタ領域（２３）には、実線の如
く×印で示したコンタクト領域（２７）　、　（２８）
　。

＜２９）が設けられている。実質的には、前記エミッタ
抵抗領域（２５）に設けられたコンタクト領域（２８）
１ のサイズをコン）・ロールすることでエミッタ抵抗の抵
抗値をコントロールしている。またエミッタ抵抗の抵抗
値を制御する方法として、変化率は小さいが、第１のエ
ミッタ領域や第２のエミッタ領域のコンタクト領域（２
７）　、　（２９）のサイズを変えることで、コントロ
ールもできる。

また上のトランジスタセルと下のトランジスタセルとの
結合部の両側に設けられたＸ印はベース領域り２１）と
のコンタクト領域（３０）である。この２つのコンタク
ト領域は、更に上と下に設けられ、第２図では合計６個
のコンタクト領域が設けられている。

更には破線で示した領域は、主に縦方向に配列された電
極であり、左側よりコレクタ電極（３１）、ベース電極
（３２）、エミッタ電極（３３）　、　（３４）　、　
（３５）、ベース電極（３２）およびコレクタ電極（３
１）である。中央に設けられたこのエミッタ電極（３３
）　、　（３４）　、　（３５）の内、両側にある電極
（３３）　、　（３５＞は、第１のエミッタ領域（２４
）と第２のエミッタ領域（２６）にコンタク）・シ、ア
イランド状に設けられてい１２ る。

第１図は実線と破線が第２図とは逆になっており、破線
が拡散領域やコンタクト領域であり、実線が電極である
。第１のエミッタ領域（２４）および第２のエミッタ領
域（２６）やこの領域の電極（３３）　。

（３５）は、電界集中による破壊を防止するために、台
形に近い６角形となっている。またベースコンタクト領
域（３０）を囲むように設けられたエミッタ領域の側辺
は、やはり電界集中による破壊を防止するために、コー
ナー領域がカットされている。

また他にもコーナー領域がカットされているが、これも
前述と同じ目的でカットしている。

次に第２図のＡ−Ａ’線に於ける断面（第４図面の簡単
な説明する。先ずＰ型のシリコン半導体基板（４１）が
あり、この半導体基板（４１）上にはＮ型のエピタキシ
ャル層（４２）が積層されている。

このエピタキシャル層（４２）と半導体基板（４１〉と
の間には、Ｎ＋型の埋込層（４３）が設けられてあり、
Ｎ＋型のコレクタコンタクト領域（２２）は、エピタキ
シャル層（４２）表面から埋込層（４３）へ到達してい
る。

また前記コレクタ領域となるエピタキシャル層（４２）
には、Ｐ型のベース領域（２１〉が形成され、このベー
ス領域（２１）にはＮ＋型のエミッタ領域（２４）　。

（２５）　、　（２６）が形成されている。

更にはシリコン酸化膜（４４）等を介して電極が形成さ
れている。

（ト）発明の効果 以上の説明からも明らかな如く、第１のエミッタ領域と
第２のエミッタ領域の間にエミッタ抵抗領域を設け、こ
の３つの領域をＳ字状に配置し、エミッタ抵抗領域の縦
方向でエミッタ抵抗を形成することで、実質的に長辺の
方向にエミッタ抵抗領域を活用でき、エミッタ抵抗値を
大きくとることができる。しかもエミッタ抵抗領域は全
て活用でき、死んだ領域が無いため、従来例と比べてチ
ップ面積を小さくすることができる。

前記エミッタ抵抗領域のコンタクト領域のサイズを変え
ることで、特に縦方向の寸法を小さくすることでエミッ
タ抵抗値を大きくとることができる。また第１のエミッ
タ領域と第２のエミッタ領域のコンタクト領域のサイズ
を変更してエミッタ抵抗値を大きくとれる。しかもエミ
ッタ抵抗領域の上端と下端には曲げられた拡散領域があ
るため更にエミッタ抵抗値を大きくとれる。従って従来
に比ベニミック抵抗値のコントロール幅が大きくなり、
従来のチップサイズまたはそれよりも小さい−リーイズ
であるにもかかわらず、大きな抵抗値を達成できる。

本願のパワートランジスタでは、同一面積であっても同
等の飽和特性が得られ、且つ二次降伏破壊耐量は従来よ
り２倍向上された。

【図面の簡単な説明】

第１図は本発明の半導体装置の一部平面図、第２図は本
発明の半導体装置の全体の平面図、第３図は従来の半導
体装置の平面図、第４図は第２図のＡ−Ａ’線に沿った
断面図、第５図はトランジスタセルの構成を示す等価回
路図である。

Claims (7)

【特許請求の範囲】
1. （１）一導電型のベース領域内に形成された逆導電型の
   第１のエミッタ領域および第２のエミッタ領域と、 この第１のエミッタ領域および第２のエミッタ領域との
   間に形成された逆導電型のエミッタ抵抗領域と、 このエミッタ抵抗領域の中央に実質的に形成されたエミ
   ッタ電極のコンタクト領域とを備え、前記第１のエミッ
   タ領域、前記エミッタ抵抗領域および前記第２のエミッ
   タ領域はＳ字状に一体化され、前記第１のエミッタ領域
   と前記コンタクト領域間および前記コンタクト領域と前
   記第２のエミッタ領域間にエミッタ抵抗を設けたトラン
   ジスタセルを複数個並列接続したことを特徴とする半導
   体装置。
2. （２）前記エミッタ抵抗は曲げられた拡散領域によって
   形成されることを特徴とする請求項第１項記載の半導体
   装置。
3. （３）前記第１のエミッタ領域のコンタクト領域、前記
   第２のエミッタ領域のコンタクト領域および前記エミッ
   タ抵抗領域のコンタクト領域のサイズを調整することに
   より任意のエミッタ抵抗とすることを特徴とする請求項
   第１項または第２項記載の半導体装置。
4. （４）前記エミッタ抵抗領域の幅を調整することにより
   任意のエミッタ抵抗とすることを特徴とする請求項第３
   項記載の半導体装置。
5. （５）一導電型の半導体基板と、 この半導体基板上に形成されたコレクタ領域となる逆導
   電型のエピタキシャル層と、 前記半導体基板と前記エピタキシャル層間に設けられた
   逆導電型の埋込層と、 前記エピタキシャル層に形成された一導電型のベース領
   域と、 このベース領域に形成された逆導電型の第１のエミッタ
   領域、エミッタ抵抗領域および第２のエミッタ領域がＳ
   字状に配列され、このＳ字状に配列された領域が複数個
   一体となって形成されたエミッタ領域と、 前記エピタキシャル層上に形成された絶縁膜と、 この絶縁膜を介して前記第１のエミッタ領域および前記
   第２のエミッタ領域に夫々コンタクトしたアイランド状
   の第１のエミッタ電極および第２のエミッタ電極と、 前記複数個のＳ字状に配列された領域の中の前記エミッ
   タ拡散領域と前記絶縁膜を介して形成された帯状の第３
   のエミッタ電極と、 前記エミッタ領域の外周にある前記ベース領域と前記絶
   縁膜を介してコンタクトされた帯状のベース電極と、 前記ベース電極の外側に設けられ、前記コレクタ領域と
   前記絶縁膜を介してコンタクトされた帯状のコレクタ電
   極とを備え、 前記第１のエミッタ領域のコンタクト領域と前記エミッ
   タ抵抗領域のコンタクト領域間および前記エミッタ抵抗
   領域のコンタクト領域と前記第２のエミッタ領域のコン
   タクト領域間には曲げられた拡散領域によるエミッタ抵
   抗が設けられることを特徴とする半導体装置。
6. （６）前記第１のエミッタ領域のコンタクト領域、前記
   第２のエミッタ領域のコンタクト領域および前記エミッ
   タ抵抗領域のコンタクト領域のサイズを調整することに
   より任意のエミッタ抵抗とすることを特徴とする請求項
   第５項記載の半導体装置。
7. （７）前記エミッタ抵抗領域の幅を調整することにより
   任意のエミッタ抵抗とすることを特徴とする請求項第５
   項または第６項記載の半導体装置。